ASUS kondigt zijn eerste op RISC-V gebaseerde singleboardcomputer aan

ASUS introduceert zijn eerste op RISC-V gebaseerde singleboardcomputer. De Tinker V, zo heet het apparaat, krijgt in eerste instantie ondersteuning voor Linux Debian en Yokto. De sbc wordt gericht op industriële iot-ontwikkelaars.

De ASUS Tinker V is de eerste op RISC-V gebaseerde singleboardcomputer die het bedrijf aanbiedt. De sbc beschikt over een Renesas RZ/Five-soc met een enkele AndesCore AX45MP-RISC-V-core die draait op een kloksnelheid van 1GHz. Verder beschikt de Tinker V over 1GB aan DDR4-geheugen en kan de singleboardcomputer optioneel worden uitgerust met 16GB eMMC-opslag.

De Tinker V biedt verder twee 1Gbit/s-ethernetpoorten, twee can-busheaders, twee RS-232-poorten, een micro-SD-kaartlezer en een gpio-header met twintig pinnen. ASUS richt de singleboardcomputer op iot-ontwikkelaars en daarmee heeft de sbc geen displayaansluitingen. De stroomvoorziening wordt geregeld via een DC-aansluiting. ASUS begint in het tweede kwartaal met het leveren van Tinker V-samples, schrijft Phoronix. Het bedrijf rept nog niet over een concrete releasedatum of adviesprijs.

RISC-V is een instruction set architecture, die oorspronkelijk werd ontwikkeld door de Computer Science Division van de University of California. Deze isa is open source, waardoor chipontwerpers kosteloos chips op basis van deze isa mogen ontwerpen. Andere risc-architecturen, zoals die van Arm, worden enkel tegen betaling onder licentie verstrekt. Verschillende bedrijven zijn actief rondom de RISC-V-isa. Begin dit jaar gaf Google Android ondersteuning voor RISC-V. Later dit jaar komen Intel en SiFive met een singleboardcomputer op basis van een RISC-V-soc. Intel investeerde eerder al een miljard dollar in de instructiesetarchitectuur.

Reacties (36)

Is dit net zoals ARM in dat opzicht dat software ervoor opnieuw moet gecompileerd worden en dat ARM of X86/X64 software er niet standaard op kan draaien? Dat is iets dat ik zelf ook niet goed begrijp: Voor zover ik weet roept software APIs aan van het OS of de drivers, dus ik vind het vreemd dat het niet genoeg is om enkel deze laatsten te porten.

noch de ARM noch de x86/x64 build gaat hier op werken. je moet een RISCV64 build hebben. Maar Linux en zo, zelf Debian heeft al daily builds ervan.

zie hier bijvoorbeeld: https://wiki.debian.org/RISC-V

Ja, de instructieset is anders, dus er moet een andere set enen en nullen naar de CPU worden gestuurd om het allemaal te laten werken. Daarnaast is het ook zo dat de registers van de CPU anders zijn, waardoor je dus niet zo maar kan zeggen: "doe dit zo", want in het stappenplan op low level moet je voor elke operatie eerst de data inladen in bepaalde registers en er dan een operatie op doen welke je dan weer opslaat in een register. En als klapper op de vuurpijl doet de ene CPU-architectuur tellen van links naar rechts (little-endian) en de ander van rechts naar links. (big-endian). Sommige architecturen kunnen allebei, maar dan moet je daar wel de juiste instructie voor geven. (ARM, bijv.) Allemaal redenen waarom dat dus niet zo maar kan.

Wat jij nu voorstelt is de reden dat talen zoals Java en Python er zijn gekomen. Die doen niks low level om dit probleem te omzeilen. In plaats daarvan doen de runtimes, welke wel voor een bepaalde architectuur geschreven zijn, dat werk dan.

[Reactie gewijzigd door ocf81 op 16 maart 2023 14:59]

Software word door het OS of libraries en API's geholpen in zijn taak. Echter de software zelf bestaat nog steeds eigen code en die is gecompileerd voor een specifieke instructie set.

Als je meer wil weten over dit soort dingen zul je toch echt eens moeten gaan googlen. Het onderwerp is veel te uitgebreid voor een comment om een totaal beeld te geven.

Je kunt inmiddels steeds meer x86/x64 software draaien op ARM door middel van Box86/Box64 en Fex-Emu. De ontwikkelaar van Box86/Box64 is nu een begin aan het maken met de ondersteuning van RISC-V. Verder is er Hangover om Windows x86/x64 software via WINE op niet-x86 architecturen te draaien.

Het beste blijft native binaries compileren, maar waar dat niet mogelijk is, komen er steeds meer goede oplossingen beschikbaar.

Zal toch een keertje moeten knutselen met dit sbc. Lijkt me heel handig voor self-hosting want dan kan ik mn media afscheiden van de rest(vpn/wachtwoorden manager/dns sinkhole of software modem). Ben benieuwd wat ze gaan kosten.

Dit soort SBC's zijn een heel slecht idee om mee te beginnen. Vrijwel alle software en libraries zal je van de grond af aan moeten compileren ipv eventjes sudo apt install in je terminal te typen.

Lekker knutselen en fouten maken vind ik helemaal niet erg anders neem ik een Pi, wil juist leren wat het kan. Adoptie is ook best snel naar mijn mening, ASUS zit er al mee te spelen.

Niet fouten maken; zelf de tools moeten schrijven om software mee te compilen, missende instructies die nog geprogrammeerd moeten worden in bepaalde liibraries. Je bent wel een jaartje of twee zoet als je daar zin in hebt. Zeer leerzaam maar onderschat de tijds investering niet. Voor simpele taken is een Pi de komende 3-4 jaar waarschijnlijk een stuk makkelijker te gebruiken.

[Reactie gewijzigd door Osiummaster op 16 maart 2023 16:38]

Jouw advies is vast goed bedoeld hoor, maar is het niet wat betuttelend om op voorhand zo'n actie af te schrijven zonder de diepere achterliggende motivatie te kennen?

Zijn motivatie leek te zijn om zijn media en wachtwoorden lokaal te draaien, niet een low level developer te worden. Media software kan je op een Pi met een tutorialtje vrij goed installeren maar RISC is daar nu nog een zeer moeilijk platform voor.

Yocto Project lost het meeste al op voor je.

Op mijn RISC-V-boardje typ ik gewoon "sudp apt install ...", hoor. Ubuntu/Armbian draait als een zonnetje.

https://youtu.be/aFze0XVhHZA?t=308

Erg nuttig, objectief filmpje van Jeff.

FWIW: python cryptography draait gewoon op mijn RISC-V

sander@nezha:~$ python3
Python 3.10.6 (main, Nov 14 2022, 16:10:14) [GCC 11.3.0] on linux
Type "help", "copyright", "credits" or "license" for more information.
>>> import cryptography
>>> cryptography.__version__
'3.4.8'
>>>

En linpack ... dat moet je op x86 toch ook zelf compileren? "apt search" toont 'm niet.

Er zijn tientallen goed ondersteunde SBC's en jij gaat voor een obscure single core, 1ghz RISC-V variant?

Wat is je punt? Ik wil gewoon met RISC-V knutselen.

Dat wordt alleen niet duidelijk in je originele post. Veel plezier ermee

Ik heb daar wat zitten kijken maar volgens mij is het wachten op "de kraker". Nog geen veelbelovend model met een duielijke specificatie gezien waarmee iedereen drivers kan maken...
Vooral interessant wordt het als zo'n bord goede interconnect-punten krijgt voor een multi-node systeem. Iets als SATA of USB maar dan low-level met jumperkabels. Doorontwikkelen naar een toren zoals x86 vind ik niet zo interessant.

[Reactie gewijzigd door blorf op 16 maart 2023 16:26]

Obscure? Dat is de eerste keer dat ik iemand dat over ASUS hoor zeggen…

Ik zou dan eerder voor een van de alternatieven kiezen, zoals een VisionFive v2 of een Sipeed Lichee Pi 4A. Maar als prestaties niet belangrijk zijn, kun je ook voor deze van Asus gaan. Ik houd het voorlopig bij QEMU.

RISC-V is een 'reduced' instruction set architecture. Het idee was; minder instucties, maar wel sneller in de uitvoering.

[Reactie gewijzigd door Ducky op 16 maart 2023 15:49]

Dat is nog steeds het idee hoor, en het is ook een aantoonbaar feit.
Hoe raar het ook klinkt, meerdere RISC instructies om taak x uit te voeren kost minder tijd en energie dan 1 CISC instructie (ala x64) die hetzelfde doet.
RISC is "open source", voor sommigen is dat belangrijk, maar het is eigenlijk een wassen neus. Er is niks geheim aan de x64 instructieset die is ook volledig gedocumenteerd en voor iedereen gratis te downloaden, zonder dat je een account oid nodig hebt, je mag zelfs alle cookies declinen.

Dat snap ik allemaal, alleen lijkt het verkeerd te staan in het artikel


RISC-V is een instruction set architecture, die oorspronkelijk werd ontwikkeld door de Computer Science Division van de University of California. Deze isa is open source, waardoor chipontwerpers kosteloos chips op basis van deze isa mogen ontwerpen.

[Reactie gewijzigd door Ducky op 16 maart 2023 18:47]

"waardoor" is een verkeerd verband; de RISC-V ISA is onder een vrije licentie te gebruiken ipv onder een niet of minder vrije licentie.

Het klopt dat RISC staat voor ‘Reduced Instruction Set Computer’, maar naar RISC-V verwijzen als een ISA is niet fout. De organisatie achter RISC-V noemt RISC-V zelf ook gewoon een 'Instruction Set Architecture' op basis van open standaarden

Verschil is volgens mij dat je niet zonder licentie zelf een x68 CPU mag ontwerpen en vervolgens produceren en verkopen. Dat is bij RISC V wel zo.

Inderdaad, dat er niks geheim is aan dr x86 betekent nog niet dat je een x86 machine commercieel mag uitbuiten.

Bij de RISC-V mag dit juist wel.

RISC-V is een 'reduced' instruction set architecture. Het idee was; minder instucties, maar wel sneller in de uitvoering.

Het verschil tussen RISC en CISC (Complex Instruction Set Architecture) is meer dat de instructie + operand bij een RISC architectuur een vaste lengte heeft, terwijl die bij een CISC architectuur een variabele lengte heeft (een CISC instructie kan dus eindeloos veel operands hebben bijvoorbeeld) waardoor het verwerken van CISC instructies in de processor veel complexer is, het vereist namelijk sequentieel gedrag. Decoderen van een RISC instructie kan met combinatorische logica omdat de instructie-lengte altijd hetzelfde is.

Intel heeft in de x86 processoren bijvoorbeeld microcode zitten om de instructies te decoderen, daardoor kunnen er bij CISC instructies worden toegevoegd. Bij een RISC architectuur zijn vroeg of laat een keer de bits op.

Ik denk ook dat meevalt. Risc was bij de oer 86x ook risc implementatie. Decades terug is intern CISC geworden met RISC decoder front end.
Houd in dat er intructie aankomt waar de x86 decoder en achter hangt wat langer bezig mee is. Waar CISC cpu veel meer intructie aangeleverd krijgt. Maar bij moderne cpu is grote verschil tussen snelle executie units en veelvoud tragere ram zo groot geworden dat instructie en data memory acces patronen bulk van performance bepalen en goed gebruik van caches belang rijk is. SMT out of order en branch predictors verzachten minder optimale code. Dan heeft elke platform de nodige extenties bij x86 is dat hoe moderner er extenties bij komen bij ARM en Risc-V zijn veel extenties optioneel.
Zo kan het zijn dat voor specifieke lowpower aplicaties die uitsluiten integer gebruiken optie is om FPU loze chip te ontwikkelen.
ARM chips voor platform die door windows ondersteund worden zal ook ARM chip familie zijn met bepaalde extentie voorwaarden . Bij low power chips zit mem dichter bij core prestatie en dan speeld acces paterns kleine rol. Nog steed iets om rekening mee te houden omdat je dan ,in order ,geen branch predicte en geen SMT hebt. Dus wel stuk gevoeliger voor niet optimised code. Vooral als je abstracte oop talen gebruikt. Normaal is dat dan embeded C of C++ in specifieke chip merk ontwikkel omgeving.

De adoptierate van Risc-V vind ik vrij snel gaan. Nu al grote fabrikanten die meedoen, ben benieuwd waar we over een jaar staan. Ook handig dat Asus meteen in een Can bus voorziet, maakt het bordje interessant voor installatietechniek.

Nu 'al', het is al een oud beestje hoor, 8 jaar oud inmiddels al.
Het begint nu een klein beetje tractie te krijgen omdat de hele grote jongens op de SBC's markt springen omdat ze gezien hebben dat organisaties rondom Raspberry Pi en soortgelijken eigenlijk best wel leuk geld binnen harken. Arm levert relatief gezien minder op, de marges zijn kleiner, en dus komen ze met RISC-V op de proppen.
Duurder, maar omdat het de grote jongens zijn, zijn die beter leverbaar dan de ARM based SBC's, in een één op één vergelijk zijn de ARM based systemen aanzienlijk goedkoper, ware het niet dat (sommige) ARM
based SBC's nog steeds last lijken te hebben van logistieke problemen.

De twee gigabit lan-poortjes zijn wel leuk. Iemand enig idee of risc-v een mogelijk target voor een openwrt build zou kunnen zijn? En wat doet één risc-v core qua performance, is dit ergens mee te vergelijken?

De ISA zelf doet niet onder voor ARM; maar de ISA is gefragmenteerd in diverse extenties, dus moeilijk om een 1-op-1 vergelijk te maken.

Die fragmentatie valt reuze mee. Alleen embedded versies van de processor (11 cent per stuk!) missen soms instructies. De CPU op dit bordje heeft gewoon alle gangbare extensies en is prima te vergelijken met andere processoren.

https://rv.drom.io/

Die fragmentatie valt reuze mee. Alleen embedded versies van de processor (11 cent per stuk!) missen soms instructies. De CPU op dit bordje heeft gewoon alle gangbare extensies en is prima te vergelijken met andere processoren.

Weet je hoeveel extensies er zijn, er hoeveel combinaties daarvan mogelijk zijn?

https://rv.drom.io/