Paul DeMone van Real World Technologies heeft een verslag gepost van de International Solid-State Circuits Conferentie (ISSCC), die dit jaar werd georganiseerd in San Francisco. De ISSCC werd onder andere door Compaq, IBM en Intel aangegrepen om informatie over hun in ontwikkeling verkerende processor architecturen te presenteren. AMD heeft de gewoonte om nauwelijks technische gegevens te openbaren en was daarom niet aanwezig om details te verschaffen over de 64-bit Hammer processors.
Alpha EV7
Compaq bracht wat sappige details naar buiten over het ontwerp van de Alpha EV7 (21364) processor. De EV7 herbergt een licht gemodificeerde EV6 core met 1,75MB L2 cache, twee Rambus controllers en een 4-poorts inter-processor packet router. Het geheel telt 152 miljoen transistors en wordt ondergebracht in een 1443-pins (!) chip package met een die-size van 397 vierkante millimeter. Deze flinke plak silicium is goed voor een stroomverbruik van 125Watt op een kloksnelheid van 1,2GHz en een voltage van 1,5V. De productie van de chip zal plaatsvinden op een 0,18micron koper-interconnect procédé.
De Alpha EV7 heeft een 7-way set associative write back ECC L2 cache met een bandbreedte van 19,2GB/s bij een kloksnelheid van 1,2GHz. Indrukwekkend is de geheugen bandbreedte. De EV7 beschikt over twee Rambus memory controllers, die elk vier Rambus channels kunnen aansturen. Zodoende is een maximale bandbreedte van 12,8GB/s per mogelijk! De packet router wordt gebruikt voor de onderlinge communicatie tussen EV7 CPU's in een multi-processor omgeving. Elke link heeft een bandbreedte van 6,4GB/s.
![]() |
IBM Power4
Een ander bruut beest is de Power4 van IBM. Deze zware server processor integreert twee 64-bit PowerPC cores in een chip met drie gedeelde L2 caches van 512KB en een L3 cache controller waarmee een 32MB groot extern cache geheugen aangesproken kan worden. De bandbreedte tussen de L2 en L1 cache bedraagt maar liefst 100GB/s. Dankzij een lange pipeline en een naar geavanceerde branch prediction unit zal IBM in staat om de kloksnelheid aggressief te scalen terwijl de IPC op niveau wordt gehouden.
IBM is van plan om vier van deze Power4 chips in een enkele multichip-verpakking te leveren. Al met al geen kinderachtig projectje. De presentatie van IBM richtte zich dan ook vooral op de design en engineering management technieken die worden gebruikt om het Power4 avontuur op de rails te houden. Er werden nauwelijks nieuwe technische details onthuld, maar IBM kon wel melden dat er inmiddels met succes Power4 silicon is getest op een snelheid van 1,1GHz. Het aantal bugs bleek minder dan verwacht en het stroomverbruik viel lager uit dan het gesimuleerde worst-case verbruik van 115W op 1,5V.
![]() |
United Memories Inc. embedded DRAM
United Memories Inc. en Sony presenteerden een 32MB embedded DRAM design dat wordt ontwikkeld voor toepassing in een next-generation 3D engine van Sony. Het ontwerp maakt gebruik van onafhankelijke 256-bit brede read en write bussen die opereren op een maximale DDR snelheid van 714MHz. De geheugen chip bestaat uit twee groepen van acht 16Mb DRAM macro's die elk over een bandbreedte van 46GB/s beschikken. Een complete chip met 16 DRAM macro's is zodoende in staat een maximale bandbreedte van 512GB/s te bereiken op een datarate van 500MHz!
Er wordt gespeculeerd dat de technologie van United Memories toegepast zal worden in de opvolger van de PS2, maar de hoge productiekosten en het hoge stroomverbruik maken deze supersnelle eDRAMs voorlopig ongeschikt voor gebruik in betaalbare consumenten elektronica.
In het artikel van Paul DeMone vindt je verder info over de Alpha EV68, HP PA-8700, IBM Z900 en de Intel Pentium 4. McKinley kon niet worden meegenomen omdat Intel op het laatste moment besloot de presentatie over de deze tweede generatie IA-64 processor te cancellen.