ZDNet heeft een artikeltje gepost met nieuwe details over de IBM Power4, een zware 64-bit server processor die in oktober door IBM op het Microprocessor Forum werd gepresenteerd. <kwijlmode> De Power4 verenigd twee processor cores en een 'groot' L2 cache in één plak silicon. De communicatie met de chipset, het geheugen en andere Power4 processors vindt plaats over een 500MHz bus met een bandbreedte van een vrolijke 100Gigabyte per seconde. Dit hele grapje, goed voor 170 miljoen transistors, wordt gebakken op een 0,18micron koper-interconnect procédé en bereikt in eerste instantie kloksnelheden van 1GHz .</kwijlmode> Verwachte release date: tweede helft van 2001:
IBM's Power4 is unique in that it can offer multiprocessing from the confines of a single chip. Power4 chips will combine two processors on a single die -- the slab of silicon on which the processor is built. Power4 is also a 64-bit chip, meaning it processes data in 64-bit chunks, unlike most desktop chips, which tackle data in 32-bit chunks.Power4 will serve high-end RS/6000 servers that perform large numbers of online transactions or host high-traffic Web sites, such as those involved with the Olympic Games, Tendler said.
[...] Power4 is on schedule to ship in the second half of next year in IBM's RS/6000 Unix servers and its AS/400 servers for small and medium-size businesses running Unix or Linux. Early versions of the chip have their processor cores running at 1GHz each. However, analysts expect the chip to debut at 1.1GHz and scale to 2GHz on a 0.13-micron process.
Interessant is verder dat in het artikel wordt geschreven dat AMD voor de Sledgehammer waarschijnlijk een single-chip multiprocessing design gaat gebruiken. Geruchten over een multi-core Sledgehammer hoorden wij eerder in december.