Op het Microprocessor Forum zijn wat details van de Power4, IBM's komende superprocessor, bekendgemaakt. Heise Online was er bij om het aan ons door te geven. Zoals we al weten integreert de IBM Power4 twee 1GHz 64-bit CPU cores. Maar er is meer: in één enorme 5500-pins-verpakking komen ook 3 gedeelde 512KB L2 caches te zitten. De data stroomt van de L2 naar de L1 cache met een bandbreedte van meer dan 100Gbyte/s 
. Ook is er een controller geďntegreerd waarmee 32MB grote externe L3 cache-modules aangesloten kunnen worden. Dat is nog niet alles; zonder enige toevoeging kunnen deze processoren in een 32-way SMP systeem meedraaien:
Vier solcher Doppelprozessoren können in einem Multichip-Modul über den so genannten GX-Bus mit mehr als 4 GByte/s miteinander kommunizieren. Und vier solcher Multi-Chip-Module lassen sich ohne weitere Hardwarezusatz zu einem 32-Wege SMP-System zusammenschalten. Der 64-Bit-Prozessor soll mit Taktraten von deutlich über 1 GHz im zweiten Halbjahr 2001 auf dem Markt erscheinen.
Wat moet ik nog meer zeggen? Een beest van een processor kan elk moment ontsnappen...
)
