Cookies op Tweakers

Tweakers maakt gebruik van cookies, onder andere om de website te analyseren, het gebruiksgemak te vergroten en advertenties te tonen. Door gebruik te maken van deze website, of door op 'Ga verder' te klikken, geef je toestemming voor het gebruik van cookies. Wil je meer informatie over cookies en hoe ze worden gebruikt, bekijk dan ons cookiebeleid.

Meer informatie

Door , , 12 reacties
Bron: Chip Architect

Wat eerder al openlijk door AMD werd toegegeven, lijkt nu ook bevestigd te worden in een aantal patenten die AMD recentelijk heeft verkregen. Volgens Hans de Vries van Chip-Architect.com geven een drietal nieuwe patenten een indicatie dat de Sledgehammer mogelijk de beschikking heeft over twee processor cores. De patenten beschrijven een architectuur met twee pipelines, die gebruik maken van dezelfde instructie cache en instructie decoders. De pipelines communiceren met elkaar via de load/store unit. Omdat de frequentie van de twee pipelines met een halve kloktik verschilt, kan een hapje data in een halve kloktik naar de andere pipeline fietsen.

Het is nog onduidelijk op welke wijze de twee cores benut worden. IBM heeft aangekondigd dat zij bij hun Power4 processor gebruik gaan maken van CMP (Chip Multi-Processing), wat feitelijk niet meer is dan SMP op een enkele chip. Het besturingssysteem ziet geen verschil met een normaal dual-processor systeem. Compaq heeft gekozen voor een meer revolutionaire benadering, waarbij een enkele processor op chip niveau meerdere threads (OS level) kan verwerken. Dit zogenaamde SMT ofwel 'Simultaneous Multi-Threading' zal gebruikt worden in de Alpha 21464 en kan in theorie een veel hogere performance bereiken dan SMP of CMT:

Another approach which looks very promising is that of Compaqs EV8 or 21464 Simultaneous Multi Threading processor. It seems that this processor will double the processing resources of its current 21264. Revolutionary is the ability to do 4-way multithreading. It can run up to 4 threads at the same time with four program counters. Instructions from various thread travel down the pipeline and divide the processor resources. Alternatively a single thread may have the huge amount of processing resources for itself alone and run far faster than on any other uni-processor. That is: if and only if it's code contains a sufficient amount of ILP (Instruction Level Parallelism) That is often not the case and it would normally be not economical to put so much hardware into a uni-processor. SMT (Simultaneous Multi Threading) however provides the best of both worlds. It provides multiprocessing whereby the processors execution units are used with maximum efficiency but it can also operate as a shamelessly huge uni-processor.

AMD's new micro-architecture seems to fit somewhere between these two approaches. Exactly what it can and can't do will probably become clearer when more and more patents arrive.

AMD double pumped core (Sledgehammer?)

De technische details vind je in het artikel van Hans de Vries (hij was trouwens ook degene die verantwoordelijk was voor dat prachtig .PDFje met een technische analyse van de Mustang en Pentium 4 performance).

Moderatie-faq Wijzig weergave

Reacties (12)

Dit zogenaamde SMT ofwel 'Simultaneous Multi-Threading' zal gebruikt worden in de Alpha 21464 en kan in theorie een veel hogere performance bereiken dan SMP of CMT:
Zoals al in het stukje eronder staat, 'veel hogere performance' is maar in zeer schaarse gevallen mogelijk: wanneer de threads in de cores allemaal dezelfde code executeren. Elk ander geval levert gewoon de SMP performance op van meerdere CPU's.

Ik denk zelfs dat 2 cores op 1 die trager is dan 2 CPU's. Om de doodeenvoudige reden dat 2 CPU's _2_ instruction decoding/fetch stacks hebben en een 2 core-1 die maar 1. Hierdoor moet core 1 dus soms wachten op core 2.

Lijkt mij althans niet zo efficient in veel gevallen, tenzij je met veel threads hetzelfde kleine stukje code uitvoert, bv een klein maar intensief loopje van 100 regels of minder.
Dat is toch ook het probleem bij de P4 met de dubbele ALU?? Er kunnen 4 instructies per clockslag berekend worden, maar er kunnen er maar maximaal 3 aangeleverd worden.
Digital blijkt een heel boekwerk aan dit onderwerp toegewijd te hebben. Er wordt o.a. gezegd dat SMT processor die 4 threads tegelijkertijd kan verwerken 50% sneller is dan een 4 processor CMP machine:

www.digital.com/semiconductor/alpha/papers/smt-vs.pdf
Uit dat PDFje:
Early Intel OEM presentations (April, 1999) showed an expected 1.1 GHz Willamette against a 666 MHz Athlon in late 2000. (...) The 666 MHz was the maximum speed that Intel expected the Athlon to reach by the end of 2000!
:)

Geeft ook maar weer eens aan dat Intel momenteel CPUs moet maken die een stuk harder lopen dan oorspronkelijk gepland was.
Hahahahaha!

* 786562 irrelevant
Ik vond April 1999 nogal laat dus ik heb voor de grap nog eens even t.net afgezocht over berichten over de Athlon.
In deze uit december 1998 www.tweakers.net/nieuws.dsp?ID=255
wordt er al gezegd dat de K7 op een 200 MHz bus gaat lopen. Er waren zelfs al eerdere berichten zoals deze www.tweakers.net/nieuws.dsp?ID=86 die nog wat vager bleven
The EV6 bus allows for RAM to CPU transfers of up to 200+mhz! (FrontSideBus)
Daaruit kun je toch al afleiden dat hij nooit op 666 (667) MHz zal gaan lopen! :D Of verwachtten ze bij Intel multipliers met 1/3 ??
Een beetje bedrijfsspionage kan al geen kwaad, maar gewoon het nieuws op internet volgen helemaal niet! :*)
Ben ik de enige die het vreemd vindt dat Intel toevallig het getal 666 koos voor het maximum dat AMD zou halen ? :)

-typo-
:D Hahahahahahaha Zo krijgt DPC (Double Pumped Core, Dutch Power Cows) ineens een heel andere betekenis :)

Nu maar hopen dat AMD niet samen met de patenten de afkorting als handelsmerk heeft geregistreerd. :)
Dan moeten we de koeien anders gaan noemen }:O
Hollandse Kracht Koeien mischien?
Hee als wij als de wiede weergaa de naam DPC (Dutch Power Cows) registreren kunnen we michien wat geld verdienen als AMD deze naam wil moeten ze grof betalen :)
Of alle AMD's uitrusten met Powercow! ipv Powernow! :D
Het is juist een hele mooie ontwikkeling.

Het verdubbelen van de ALU en (schaduw) registers levert steeds minder winst op. Bij een mis voorspelde branch moet de hele pipe immers geleegd worden, en bovendien neemt de afhankelijkheid van de instructies toe (hoe meer parallel hoe eerder een afhankelijkheid).

Met twee gescheiden cores gaat dat al een stuk beter. Moet de programmatuur wel threads gebruiken natuurlijk.

En misschien nog het mooiste: wie verhindert om twee (of meer) van deze processoren alsnog in een 'gewone' SMP opstelling te plaatsen?
Gaat deze processor dan met de huidige generatie chipset werken of is er een speciale chipset voor nodig :?

Zou wel cool wezen om twee van deze rakkers op een plankje met een 760MP chipsetje te hebben }>
Leuke oplossing om toch SMP te hebben zonder dat je twee processoren hebt. Erg cool. Ik denk dat we op deze manier tenminste echt sneller blijven gaan.

Maar als ze met zulke oplossingen komen kun je goed zien dat het tijd wordt voor optische processoren of iets anders leuks. :P

Op dit item kan niet meer gereageerd worden.



Apple iOS 10 Google Pixel Apple iPhone 7 Sony PlayStation VR AMD Radeon RX 480 4GB Battlefield 1 Google Android Nougat Watch Dogs 2

© 1998 - 2016 de Persgroep Online Services B.V. Tweakers vormt samen met o.a. Autotrack en Carsom.nl de Persgroep Online Services B.V. Hosting door True