AMD Hammer-familie met SSE en SSE2 support

Planet 3DNow! heeft van AMD Duitsland de bevestiging gekregen dat de 64-bit Hammer-familie ondersteuning zal bieden voor 3DNow!, SSE en SSE2 instructies. In een vorige week door Planet 3DNow! gepubliceerd interview met AMD PR manager Jan Gütter werd al gesproken over mogelijke support voor SSE(2), maar door een vertaalfout in een aantal online translators maakten diverse websites melding van het ontbreken van SSE en SSE2 support. Dit misverstand is nu uit de wereld geholpen. AMD zegt niet alleen dat de Hammers misschien SSE en SSE2 ondersteuning hebben, maar bevestigt dit nu ook nadrukkelijk.

Verder wil Planet 3DNow! benadrukken dat de ClawHammer en SledgeHammer méér zijn dan simpelweg afgeleiden van de K7 core. Zo gaan er bijvoorbeeld al lange tijd geruchten dat de SledgeHammer is voorzien van twee processor cores en CMP (Chip Multi-Processing) of SMT (Simultaneous Multi-Threading) technologie. SMT wordt mogelijk door Intel toegepast in de nieuwe Foster Xeons:

AMD Deutschland hat nun auf das dadurch ausgelöste Balihoo weltweit reagiert und uns soeben folgendes mitgeteilt: "Die Hammer-Familie wird sowohl 3DNow!, als auch SSE und SSE2 unterstützen."

Das steht natürlich nicht in Widerspruch zu dem, was wir gepostet hatten, aber sehr wohl zu dem, was in einigen Übersetzungen zu lesen war. In jedem Fall ist es beruhigend, daß AMD mit den Gerüchten rechtzeitig aufräumt, ehe der Hammer schon ein Jahr vor seinem Release regelrecht zerfleischt wird.

Unsere Spekukation geht nun dahin, daß der Hammer vermutlich im 32 Bit Mode 3DNow! unterstützen wird und im 64 Bit Mode SSE und SSE2. Das aber ist wie gesagt eine Vermutung unsererseits, die jedoch schon seit geraumer Zeit durch das Web geistert.

Ein weiteres großes Mißverständnis hat dieser Satz ausgelöst: "Im Hammer stecken erhebliche Teile des derzeitigen K7-Designs"

Auch hier wieder: dieser Satz bedeutet nicht, daß der Hammer ein Athlon-Derivat ist! Im Hammer stecken große Teile und Erfahrungen des Athlon-Designs - nicht mehr und nicht weniger.

Reacties (22)

[mdelion]

Het betekend inderdaad dat Intel een voordeeltje minder heeft ten opzichte van AMD. Kunnen we eindelijk een eerlijke vergelijking maken tussen de verschillende processoren op high-end geoptimaliseerde software!

P.S. AMD heeft gewoon een licentie op SSE en SSE2, VIA heeft er ook een voor in ieder geval SSE!

Het helpt Intel ook door een bredere acceptatie van SSE 1&2. Er kan natuurlijk ook weer geconcureerd worden over de manier dat ze toegepast worden (PII ging ook beter om met FPU en MMX dan de K6).

[Helox-in-a-box]

CMP wordt nu al in de ibm power4 gebruikt, SMT is ipc uitbreiding van execution units zodat je meerdere commandos tegelijk uit kan voeren, de p2 kan er geloofik 2 tegelijk doen in het gunstigste geval, maar dit zal heel erg afhangen van geoptimaliseerde compilers, hierdoor zal de architectuur nog meer naar de RISC kant gaan leunen waarbij ook gebruik wordt gemaakt van "slimme" compilers

[Femme]

Er zijn wel meer dingen die meespelen dan alleen compilers. Het is gewoon lastig voor een (CISC, RISC) processor om meerdere instructies parallel te draaien. Met SMT kan het OS een handje helpen om de execution units van de processor effectiever te gebruiken.

[P5ycho]

een p2 kan 1 integer en 2 floating, een k7 2 integer en 3 floating bij optimale omstandigheden, als ik het goed heb onthouden.

[NaioN]

Nog sterker, de athlon kan in het meest gunstige geval 9 instructies aan en de PIII 5 volgens de pdf van amd en 6 volgens het gelinkte artikel. De P4 kan er trouwens maar 4 maximaal aan (zie ook artikel). Maar nogmaals dit is THEORETISCH.

zie manual Athlon:
http://www.amd.com/products/cpg/athlon/pdf/architect ure_wp.pdf

zie artikel:
http://www.emulators.com/pentium4.htm

[SG]

De software maakt daar tegenwoordig nog niet optimaal gebruik van, heb daar bench' s gezien bij ace hardware dus er is nog onbenut potentie voor nog meer performance met de huidige K7.

[.oisyn]

Maar dan zit je nog altijd met 1 instructiepad... Met SMT wordt het juist mogelijk om compleet verschillende stukjes code tegelijk uit te voeren. En bovendien is het delen van instructies dan ALTIJD mogelijk. Met een gewone single processor zijn er instructies die gewoonweg niet gepaard kunnen worden, en dus de hele zaak ophouden, maar met SMT zal het dus maar 1 thread ophouden, terwijl die andere gewoon door kan lopen

[porn*]

Dit zou mooi zijn!!! Dan zou de AMD op elke toepassing sneller zijn! Nu is een gelijk geklokte Intel bij hevig SSE-gebruik sneller (in o.a. Quake 3 Arena), maar dan zal AMD op alle fronten de competitie met Intel aan kunnen gaan!

Staat Intel dit zomaar toe? AMD mag toch niet zomaar van SSE gebruikmaken? De rechten verkopen lijkt me niet erg slim van Intel, behalve misschien als het om een astronomisch bedrag gaat... beetje raar.

[Verwijderd]

Dat hoeft natuurlijk niet. Dat hangt er helemaal van af hoe goed AMD SSE en SSE2 implanteert. Hij kan het dan wel ondersteunen, maar dat zegt nog niets over hoe goed het geimplanteerd is en dus hoe goed het zal presteren. Time will tell dus.

[porn*]

Lees even goed: kunnen ze de concurrentie op ALLE fronten aangaan. Dus leveren ze ook SSE, al dan niet sneller of trager dan Intel. De ondersteuning op zich is al een groot pluspunt dat in principe alleen maar snelheidswinst op kan leveren. Dat Intel-CPU's dan al dan niet nog sneller zijn, zeg ik toch helemaal niet? Even lezen!

[Cookie]

Dat Intel-CPU's dan al dan niet nog sneller zijn, zeg ik toch helemaal niet? Even lezen!

Nou, volgens mij zei je toch wél zoiets:

Dit zou mooi zijn!!! Dan zou de AMD op elke toepassing sneller zijn! Nu is een gelijk geklokte Intel bij hevig SSE-gebruik sneller (in o.a. Quake 3 Arena), maar dan zal AMD op alle fronten de competitie met Intel aan kunnen gaan!

Of hoe moeten we dat dan interpreteren?

Je hebt wel gelijk dat het marketingtechnisch gezien goed is voor AMD als ze óók SSE(2) zeggen te ondersteunen. Maar of dit voor een Hammer dezelfde performancestijging betekent als voor een P4, valt nog te bezien. Ik verwacht van niet, eerlijk gezegd, omdat een P4 anders in elkaar steekt en de SSE(2) instructies waarschijnlijk daar ook op afgestemd zijn. Maar misschien krijgt een Hammer ook langere pipelines, enz, en gaat dan wat meer op een P4 lijken. Dan heeft-ie er wellicht toch wat baat bij.

[.oisyn]

Maar let wel: omdat SSE(2) andere registers gebruiken, is het mogelijk om SSE(2) tegelijk met 3dnow! te gebruiken. En dus kunnen applicaties gebruik maken van beide optimalisaties, wat dus veel meer voordeel geeft dan bij de P4 waarbij je alleen SSE(2) kunt gebruiken.

Maar ik denk trouwens niet dat je deze processor moet vergelijken met een P4, aangezien de P4 32bit is en deze 64... Maar aan de andere kant, met de Itanium kun je m ook niet echt vergelijken omdat dat een compleet andere processor is.

Effe iets anders...
Gaat deze proc nou wel op een SocketA plank of niet?

[xipetotec]

SSE(2) is een open standaard, en mag door iedereen geimplementeerd worden.
<font color=#786562>* xipetotec</font>

[TheGhostInc]

Waarom heeft Amd dan geld moeten betalen om de licentie te krijgen?
SSE(2) komt van Intel, en Intel geeft het alleen gratis weg als zij daar baat bij hebben, zoals bij die nieuwe data transport standaard, maar in alle andere gevallen willen ze gewoon geld zien.

[sebasel]

van af wanneer komt de Hammer serie ???

[Crack]

AMD-roadmap:
http://www.amd.com/news/virtualpress/roadmap.html

[Cookie]

[doomsday mode]
Dat weten we niet, misschien komt-ie wel helemaal niet. Misschien produceert men over 3 jaar alleen nog flash-geheugen, wie zal het zeggen. Ik wacht al bijna 2 jaar op een smp-plankje.
[/doomsday mode]

[Spice]

U can't touch this: Hammer-time!

[4of9]

Dat zijn toch 32bits instructies?

[D-RiSe]

Tuurlijk wel joh.. je hebt er alleen 2 mobo's voor nodig om het 32.64 bits verschil te compenseren... beetje creatief solderen dan lukt het vast wel...

Is weer es wat anders dan een voltage mod

[Femme]

De ClawHammer en SledgeHammer krijgen een nieuw socket. Het lijkt me dat AMD de busspeed ook gaat opschroeven tot P4-achtige snelheden.