Intel gaat zijn emib- en Foveros-technieken combineren om chippackages flexibeler samen te kunnen stellen. Bovendien gaat het bedrijf grotere through silicon vias toepassen voor verticale stapeling.
Intel heeft tijdens de SemiconWest-conferentie in San Francisco nieuwe technieken voor het flexibel samenstellen van chippackages aangekondigd. Volgens de fabrikant is de rol van de package enigszins onderbelicht, maar neemt het belang ervan toe. Een package kan verschillende chiplets, i/o-onderdelen en andere componenten bevatten, en bevat de belangrijke connectie met het moederbord.
Naarmate chipfabrikanten meer moeite krijgen om chipstructuren verder te verkleinen, moeten ze het meer hebben van verbeteringen van de architectuur, en van het combineren van chiplets en packaging. Wat dit laatste betreft kondigt Intel aan de technieken co-emib, omni-directional interconnect en mdio te gaan toepassen.
Co-emib is de combinatie van emib, oftewel embedded die interconnect bridge, met Foveros. Emib is Intels techniek om chiponderdelen op een substraat met embedded silicium 'bruggen' met hoge bandbreedte te verbinden in plaats van met een grote silicium interconnecting die. De techniek stelt het bedrijf in staat om chips als blokkendozen samen te stellen. Intel gebruikt emib al om fpga's met geheugen te verbinden en bij Kaby Lake-G-processors om de Radeon-gpu met hbm te laten communiceren.
Foveros is de naam die Intel geeft aan het stapelen van chips en deze met verticale tsv-kanaaltjes, oftewel through silicon vias, te verbinden. De onderste laag is de i/o-interposer die via de tsv's communiceert met processor- en geheugendies daarbovenop. Intel heeft het gebruik van Foveros gedemonstreerd met een Lakefield-chip, waarbij het vier zuinige Atom-cores combineert met een krachtige Sunny Cove-core op 10nm met een interposer op 22nm. Net als bij emib is een van de voordelen van Foveros het kunnen combineren van chiponderdelen die op verschillende productieprocedés zijn gemaakt.
Met co-emib combineert Intel emib met twee of meer Foveros-elementen om prestaties 'van feitelijk een enkele chip' te bieden. Volgens Intel kunnen met de combinatie ook geheugen en andere blokken op hoge bandbreedte met elkaar worden verbonden.
In het verlengde daarvan is er de odi, of omni-directional interconnect. Deze nieuwe interconnect maakt het horizontaal verbinden van chiplets mogelijk, maar is ook verticaal in te zetten, waarbij de bandbreedte hoger is dan bij traditionele tsv's. De grotere tsv-kanalen hebben volgens Intel daarnaast minder weerstand, leveren meer stroom en bieden lagere latency. Het voordeel is dat er minder verticale kanalen door de gestapelde die-lagen nodig zijn, zodat er meer ruimte overblijft voor bijvoorbeeld transistors.
Afbeeldingen: Ashel Sag
Ten slotte is er mdio, wat waarschijnlijk voor multi-die i/o staat en waarmee Intel voortborduurt op zijn advanced interface bus-standaard. De pin-snelheid wordt door de nieuwe interface meer dan verdubbeld ten opzichte van die aib-standaard, de bandbreedte wordt verhoogd en ook zijn er verbeteringen wat de energie-efficiëntie betreft.
Wanneer Intel de technieken in de praktijk gaat toepassen, is nog niet bekend. Het bedrijf maakt alleen bekend dat deze worden ingezet voor 'productarchitecturen van toekomstige generaties'. Concurrent AMD gebruikt voor zijn Ryzen 3000-generatie de Infinity Fabric-link om chiplets met elkaar te verbinden en ook werkt het bedrijf aan het stapelen van dram en sram op processors met tsv-verbindingen.