Intel is trots op het feit dat Larrabee compatibel is met x86, maar in de praktijk zijn er belangrijke verschillen in de instructieset ten opzichte van de gewone Core-serie. Die gaan echter langzaam verdwijnen.
De komende jaren zal Intel regelmatig nieuwe instructies aan zijn processors blijven toevoegen. Nehalem introduceert bijvoorbeeld sse 4.2, waar onder meer foutcorrectie en tekstvergelijkingsfuncties in opgenomen zijn. Laatstgenoemde zijn onder meer nuttig voor databases, (xml-)parsers en bedrijven als Google die veel aan textmining doen.
Westmere, de 32nm-versie van Nehalem, krijgt daarna nog eens zes extra instructies om aes-encryptie te versnellen. Verwacht wordt dat dit op de tweede generatie van Nehalem 3 tot 10 keer sneller zal verlopen dan op de eerste. Daarnaast zou de hardware-implementatie moeilijker af te luisteren zijn door middel van side band-aanvallen, zoals de beruchte 'bug' in Hyperthreading waar een paar jaar geleden ophef over was.

Ongeveer tegelijk met Westmere introduceert Larrabee een hele eigen instructieset met 512bit-vectoren. Meer details daarover zijn in dit artikel te vinden, maar kort samengevat krijgt de 'cgpu' een hoop geavanceerde functies die in Nehalem en Westmere ontbreken.
Ongeveer een jaar later verschijnt de Sandy Bridge, de tweede generatie van de 32nm-chip. Als deze nu precies dezelfde instructies kreeg als Larrabee dan was er niets aan de hand geweest, maar Intel heeft ervoor gekozen om Sandy Bridge een aparte instructieset te geven met 256bits vectoren: AVX.
AVX lijkt tot op zekere hoogte wel op de vectorextensie van Larrabee, maar de een heeft functies die de ander mist en vice versa. Voor ontwikkelaars is dit uiteraard niet optimaal, maar redding is gelukkig wel in zicht. In toekomstige versies van Larrabee en de 22nm-architecturen Ivy Bridge en Haswell zullen de instructiesets langzaam naar elkaar toe worden getrokken.
