Ergens in het begin van 2004 zullen we de eerste moederborden met PCI Express kunnen kopen. In die zelfde tijd zullen zowel nVidia als ATi de eerste grafische kaarten introduceren die voor PCI Express geschikt zijn. Reden genoeg dus voor AnandTech om deze nieuwe uitbreidingsbus, die voorheen onder de naam 3GIO door het leven ging, eens nader te bekijken. Vragen zoals "Waarom een nieuwe uitbreidingsbus?", "Wat gaat er gebeuren met PCI?" en "Hoe zit het nou met HyperTransport?" zal AnandTech proberen te beantwoorden in zijn artikel.
Waarom een nieuwe uitbreidingsbus?
Het antwoord op deze vraag is eigenlijk heel simpel: bandbreedte. Een standaard PCI bus heeft een bandbreedte van 133MB/s. Dat is net genoeg om data te versturen naar een RAID array of een Gigabit Ethernet-kaart. De meeste chipset-fabrikanten hebben hier ondertussen een eigen oplossing voor bedacht door RAID-controllers en Gigabit Ethernet elk een eigen PCI-bus te geven. Maar dat zijn in feite tijdelijke oplossingen die de soutbridge complex maken en dus duurder.
Wat gaat er gebeuren met PCI?
Versie 1.0a van PCI Express is ontworpen om naast de bestaande PCI sloten te leven. De mechanische specificaties maken het mogelijk om in het verlengde van het PCI-slot een PCI Express-slot te plaatsen zodat hetzelfde slot gebruikt kan worden voor zowel PCI Express als PCI-kaarten. De eerste moederborden met PCI Express zullen dus ook waarschijnlijk beide standaarden ondersteunen.
Hoe zit het nou met HyperTransport?
HyperTransport, PCI-X en RapidIO zijn ontworpen voor eens specifiek doel. Zo is HyperTransport een bus die communicatie tussen verschillende processors en southbridges in een systeem mogelijk moet maken. Het is echter nooit ontworpen om het systeem met uitbreidingskaarten uit te breiden. PCI Express is echter ontworpen als vervanger van PCI:
Will PCI Express start a new bus war with other solutions such as PCI-X and HyperTransport?
The PCI Express Working Group, Arapahoe, claims that these buses are targeted at different solutions. RapidIO and HyperTransport were developed for specific applications while PCI-Express is designed for general usage.
The possibility that PCI Express could replace HyperTransport as a processor to processor interconnect is also unlikely. PCI-Express lacks the cache coherency protocols and its higher latency than parallel interconnects with source-synchronous clocks make it inappropriate for that type of usage. Certainly, AMD and nVidia have nothing to fear. Intel probably would not use it to replace the P4 bus either, since an open PCI Express standard means that Intel would not be able to charge third party chipset vendors for P4 bus licensing.
