Mogelijk nieuwe G4's met DDR op MacWorld Expo

The USA-afdeling van The Register licht alvast een tipje van de sluier op, die om de aankomende MacWorld Expo in juli heen hangt. Allereerst geeft Motorola aan dat de nieuwe 7470 G4-processor gepresenteerd zal worden, die op frequenties tot 1,5GHz zal kunnen lopen. De 7470 zal samenwerken met PC2100 DDR-RAM en hoewel men er niet helemaal zeker van is, wordt een FSB van 166MHz het meest waarschijnlijk geacht. De processor maakt verder nog gebruik van L3-cache met een maximum van 4MB. Bovendien komt er een klein broertje, de 7460, dat het zonder deze extra laag geheugen moet stellen.

Ook zal er meer info bekend gemaakt worden over de G5, die begin volgend jaar gepland staat uit te komen en voorlopig met de naam 7500 wordt aangeduid. Deze 'bad boy' is al stabiel getest op 2,4GHz, maar zoals gewoonlijk bij Apple is de uiterlijke kloksnelheid niet zo belangrijk als de interne rekenkracht. Aangezien Apple in zijn systemen meer wil focussen op de beschikbare bandbreedte, zal een G5 op 1,5GHz gevoed kunnen worden door een datastroom van maar liefst 12GB/s:

With RapidIO ports and interleaved PC2700 memory, a humble G5 clocked to 1.5Ghz should be able to achieve memory throughput of 12GB/s.

Now this sensible approach - fill up the execution units as quickly as you can, rather than ratchet up the chip frequency, only to have the chip do nothing, or throw instructions away for much of the time - isn't new. Compaq's Alpha, IBM's POWER4 and AMD's Hammer have all adopted this approach. UCB's Nick Weaver explained it very eloquently in this piece, before he changed his mind

Verwijderd was zo aardig ons te tippen.

Reacties (15)

[Sir_Killalot]

Aangezien Apple in zijn systemen meer wil focussen op de beschikbare bandbreedte, zal een G5 op 1,5GHz gevoed kunnen worden door een datastroom van maar liefst 12GB/s.

Hoeveel GB heeft een CPU zoals een P4 of Athlon XP ?

[Beaves]

De P4 heeft een bandbreedte van ongeveer 3GB/s, dus 4x zo weinig als de G5 straks zal krijgen als deze berichten waar zijn.

De Athlon XP haalt als ik me niet vergis zo rond de 1,2-1,6GB/s, wat dus nog minder is.

Maar dat is een beetje Apple's met peren vergelijken, want de G5 komt op zijn vroegst dus pas volgend jaar uit en dan hebben Intel en AMD allebei nieuwe CPU's. Intel zal de fsb van de P4 flink gaan verhogen waardoor de bandbreedte toeneemt en AMD komt met de Hammer die dankzij de geintegreerde geheugencontroller naast extra bandbreedte ook een veel lagere latency heeft.

Overigens is het niet vreemd dat Apple binnenkort op DDR overgaat, de Xserve gebruikt al DDR en zoals ik toen ook al zei is dat een teken dat Apple binnenkort eindelijk van SDRAM afstapt.

[aTmosh]

De Athlon XP haalt als ik me niet vergis zo rond de 1,2-1,6GB/s, wat dus nog minder is.

Hoe kom je aan die cijfers? Volgens de theorie moet dat 133,33333*10^6 * 2 / 64 / 8 / 2^30 = ~2 GB/s danwel ~2,5 GB/s zijn voor 133/166 MHz FSB gekoppeld aan DDR (in machten van tien komt dit neer op 2133 en 2666 'MB/s' waar marketing weer nog eens 2100/2700 van maakt).

Als je het verschil wil maken tussen (theoretische) peak en (werkelijke) average bandwidth dan mag je die 12 GB/s (11,1 GB/s in werkelijkheid) voor de G5 net zo min gebruiken, het is maar de vraag wat de bruikbare average bandwidth wordt.

Die vraag kunnen we ook voor de Hammer stellen (5 GB/s reëel, 5,33 GB/s volgens marketing), of de P4. Voor de laatste zal de theoretische 3-4 GB/s (volgens mijn rekenmachine, 3.2-4.3 GB/s volgens marketing) alleen met RDRAM bereikt worden en zoals we weten stapt Intel daar vanaf, bij gebruik van DDR is er praktisch geen verschil met Athlon. Dat kan alleen met QDR of interleaving veranderd worden, net als bij Hammer en G5.

Als laatste moet opgemerkt worden dat het zeer applikatie specifiek is of je iets aan de bandbreedte hebt, iets wat veel data moet verschuiven zoals Q3A of streaming spul (MPEG codecs) heeft er wel wat aan, terwijl voor de resterende toepassingen (office spul b.v.) de latency belangrijker is, hier zal een Athlon sneller zijn dan P4, zeker als de laatste ook DDR gebruikt, en beiden zullen sneller zijn dan de G5 vanwege (veel) hogere kloksnelheden.. Voor oudere PowerPCs is het ook zo dat ze geen write combining ondersteunen zoals x86, dus tenzij dat veranderd is of wordt zal een spelletje Quake nog steeds niet zo snel zijn als op een moderne x86 processor (grafisch bottleneck).

[TheGhostInc]

Ontzettend spannend hoor!

12GB/s, dat betekent dat je al snel op 4 voudige interleaving zit met DDR geheugen om dat te halen, of je gaat 32bit RDRam in paren plaatsen.

Dit is gewoon weer een commercieel verhaal, netzoals de verschillende bussen tussen de chipsets, goed is goed, zonder daadwerkelijk geheugen dat het aankan heb je er niks aan.
L3 cache in de chipset stoppen is dan weer nodig om de bus niet compleet nutteloos te maken.

Geef mij maar een geoptimaliseerd cache algoritme, dat presteerd beter dan verkooppraatjes.
(Kijk maar naar de XP en P4, die presteren echt niet 4x zo veel beter met een 4x zo snelle bus, een procent of 50 versnelling van de bus is nog nuttig, daarna is de processor zelf ook gewoon te traag)

[Verwijderd]

De Hammer scoort 5.3 GB/s
http://www.amd.com/us-en/assets/content_type/white_papers_and_tech_doc s/Hammer_architecture_WP_2.pdf

[johnny.xxx]

ik dacht iets tussen de 2 en 4GB

[DJ_Squtshi]

pc 2700 staat toch voor iets van 2700MB bandbreedte?(ongeveer 2,6 gig)Hoe kan dat ding dan 12 gig er uit trekken?of zie ik het nou verkeerd?

[drahca]

Ja, je ziet het verkeerd.

Die PC2700 specs betekenen inderdaad dat je ongeveer 2700MByte/sec hebt aan bandbreedte, maar let op! Uit EEN DIMM.

DIMM's zijn 64 bit breed, wat wil zeggen dat ze 64 fysieke kanalen hebben. SDRAM kan dus iedere kloktik 64-bits aan informatie versturen, terwijl DDR het dubbele kan. Dus een DDR-DIMM op 166mhz kan per seconde 64-bits * 2 aan informatie verzenden
(64 * 2 * 166.000.000) = 21.248.000.000 bits aan informatie versturen, en dat is dus 2656Mbyte

Echter dit is nog steeds een DIMM. Als je er twee neemt en deze parallel schakelt (dual channel, interleaved...whatever) dan is dit dus al verdubbeld.

Echter dit is nog steeds slechts 5,3 Gbyte/sec. Wat je nodig hebt voor 12Gbyte/sec is dus wel 4 parallele 400mhz DDR-DIMM's die samen dus een 256-bit geheugenbus vormen. ( 400 * 256 / 8 = 12.8Gbyte). Dat wordt dus lekker duur.

De jongens van DEC erm.. Compaq...erm HP hebben het anders opgelost. Die hebben gewoon 2 memory controllers met 8(!!!!) parallele RAMBUS kanalen. Wat dus ook weer zorgt voor 12Gbyte/sec. Echter wel met een veeeeeeel lagere pincount, wat ze weer in staat stelde die 2 geheugen controllers on die (op de processor core) te plaatsen.

Ik denk niet dat je een 256-bit geheugen controller on-die kan plaatsen, omdat de pin-count van de chip veel te hoog zou worden. Ik denk dus ook dat Apple of QDR gaat gebruiken met een 128-bit bus, of een off-die 256-bit geheugen controller met DDR. De tijd zal het leren...

[Ludewig]

Met de geheugencontroller op de chip heb je ook nog een FSB 'over'. Die 12GB/s hoeft dus niet helemaal door het geheugen worden gevuld. Zeker niet aangezien de G5 zeker als dual-processor en misschien zelfs als quad wordt gebruikt.

edit:
Ik heb nog even naar het plaatje van de architectuur van de XServe gekeken en daar staat 4GB/s aangegeven voor de level-3 cache. Dat zouden ze ook kunnen meetellen. Dan hoeft het gewone geheugen nog maar 8 GB/s te leveren.

PS. The Register is niet zo betrouwbaar in deze dingen, dus ik bekijk dit met de nodige scepsis. Volgens eerdere berichten hadden we nu namelijk al de G5 moeten hebben.

[drahca]

Er staat in het artikel:

a humble G5 clocked to 1.5Ghz should be able to achieve memory throughput of 12GB/s.

. De Nederlandse vertaling schiet hier wat te kort aangezien die het over het zeer vage begrip "datastroom" hebben. Van het Engelstalige artikel uitgaande is de geheugen troughput dus 12GB/sec. (Wat mij dus erg hoog lijkt). Echter de Alpha EV7 (een ontwerp uit 1998) heeft 12GB/sec memory en +/- 50GB per sec aan I/O per chip, o.a. d.m.v. Hypertransport. Dus voor hele dure server chips is het haalbaar, maar voor de desktop lijkt me niet.

PS. The Register is niet zo betrouwbaar in deze dingen, dus ik bekijk dit met de nodige scepsis. Volgens eerdere berichten hadden we nu namelijk al de G5 moeten hebben.

Das helemaal waar

[Femme]

De EV7 is de nieuwste generatie Alpha die nog in productie moet gaan. De 12G,8B/s van de Alpha wordt dereikt dmv acht PC800 Rambus channels. DDR-II zal je niet snel aan de 12GB/s helpen, dan heb je PC3200 DDR en een 256-bit bus nodig. Het is niet onmogelijk (ServerWorks doet 't ook), maar het zal niet goedkoop zijn.

[drahca]

De Alpha EV7 is een ontwerp uit 1998. Oorspronkelijk was de EV7 voor eind 99 begin 2000 gepland. Dat dit niet gebeurd is veranderd niks aan de ontwerpdatum.

De EV7 heeft 2 on-die memory controllers die ieder beschikken over 4 18-bit RDRAM channels.

Voor meer info zie: http://www.compaq.com/hps/download/Compaq_EV7_Wp.pdf

[Femme]

Op het Microprocessor Forum van 1998 werden voor het eerst details over de EV7 aangekondigd (niet zo moeilijk omdat de EV7 gebaseerd is op de EV6). Dat is iets anders dan dat ze in 1998 al klaar waren met het complete ontwerp. De EV7 / 21264 werd in '98 op de markt gebracht en van daaruit werd verder ontwikkeld. Uit het feit dat de EV7 pas dit jaar gelanceerd wordt kun je wel opmaken dat er nog veel ontwikkeling te doen was.

[Verwijderd]

Ze hebben het over interleaved DDR. Simpel gezegd meer kanaals dus.