Ja er zijn een paar overwegingen om ONCHIP 1MB L2 cache te plaatsen (offchip is niet zo relevant meer in dit tijdperk want dat kan niet echt goed boven de 500Mhz lopen).
a) je kunt vet meer geld voor die cpu vragen, want
hij heeft tenslotte iets wat andere goedkope cpu's niet hebben en de meeste laptops worden nog altijd door bedrijven gekocht die graag goed spul voor hun werknemers inslaan.
b) voor specint/specfpu en wat matig geprogrammeerde software die veel gebruikt worden is een grote L2 cache simpelweg geniaal. Dus voor laag voltage kun je dan een maximum resultaat behalen op die testset.
Dat voor alledaags het niet zoveel uitmaakt om een grotere L2 cache te hebben is niet relevant. Het gros van de mensheid koopt iets wat op een test 0.00001 sneller is als de volgende cpu, zonder al te veel technische kennis en al is het 2x zo duur als een andere cpu die dus 0.00001 langzamer is.
Dat er door alle fabrikanten wordt geklooid om het heel NETJES te zeggen, om sneller te worden op die testsets (omdat ze dan voor miljarden meer verkopen), dat maak je aan 't gros van de mensheid nooit duidelijk.
Beste voorbeeld was SUN die met 1 compiler 'verbetering' voor 1 bepaald progrogramma een factor 6 ongeveer sneller werd op de specfpu testset. Is die processor dan zoveel beter? Intel is echter grootmeester als 't gaat om dat soort dingen.
Dus een grote L2 cache rechtvaardigt dan een hoge prijs en voorkomt op andere terreinen ellende voor intel en met een handige en instabiele compiler (die in geen enkele critical omgeving ingezet kan worden wegens te veel bugs in de optimalisaties) laat je dan je product toch nog goed uit de testsets komen.
Verder is het ook zo dat 1MB L2 cache in 0.09 een stuk makkelijker te drukken is, als het in 0.13 is.
Kijk naar de problemen die AMD aanvankelijk had met de opteron in 0.13, pas bij 0.09 zal die processor gaan doorklokken. Kijk nog meer naar de problemen met een grote L3 cache in 0.13 voor de itanium. Hierdoor ook wel itanic genoemd. Draait zelfs in 0.13 nog maar op 1.5Ghz en de verwachting is dat einde levenscyclus 0.09 eind 2005 begin 2006 deze Madison pas op de 3Ghz geclockt is!
Dat is nog wel een voorspelling van een pro-intel engineer! Dus die zal zeker niet pessimistisch gokken!
Kortom een grotere L2 cache daar kun je goede zaken mee doen, onder de voorwaarde dat een CPU niet hoog wordt geclockt.
zie:
Name: Paul DeMone (pdemone@igs.net) 6/6/03
"FR (f.ricciardi@ea.unian.it) on 6/6/03 wrote:
---------------------------
>1) What is the die size of the 0.13um UltraSPARC3? One would understand if there
>is some space ondie for an ondie L2 cache or some other enhancement...future IA64
>CPUs(Montecito)share the same FSB of McKinley/Madison/MadisonII (very bad)but at
>least have adequate ondie caches; if 2 US3 cores must share the 8MB 256bit f/3 cache
>of the actual US3, performance may suffer.
I don't believe it has been disclosed. It is probably around 150 mm2.
>2) Is there any hint about the clockrate of MadisonII (=0.09um)?
It will probably be introduced around 2 GHz and should approach 3 GHz by end
of life."