JC heeft een vertaling gepost van het PC Watch Japan interview met Bob Minton, de Enterprise Products Marketing manager van AMD. In dit interview worden een aantal interessante details over de AMD's Hammer familie aan het licht gebracht. De Hammer is de 8ste generatie x86 architectuur van AMD en maakt gebruik van een de in eigen huis ontwikkelde x86-64 uitbreiding op de x86 instructieset. Vooralsnog staan er twee versies op de planning; de Clawhammer voor de desktop markt en de Sledgehammer voor de server en workstation markt. De Sledgehammer heeft waarschijnlijk twee processor cores.
Volgens Bobbie heeft AMD zojuist de layout van de Hammer processor gefinished. Eind dit jaar is de 'tape-out' gepland, dwz het produceren van de eerste werkende samples. Na veel testen en het voorbereiden van de productie-infrastructuur hoopt AMD eind 2001 de Clawhammer op de markt te brengen, later gevolgd door de server/workstation versie en de mobiele variant. De productie van de Hammer processors begint op een 0,18micron procédé maar zal uiteindelijk omschakeld worden naar 0,13micron.
Na publicatie van de x86-64 datasheets in augustus leek het alsof x86-64 volledige support voor SSE2 zou hebben, maar in het interview zegt Minton dat dit uitsluitend betrekking heeft op SSE floating point en niet de overige instructies. SSE/IEEE floating point geeft AMD de mogelijkheid om een floating point unit te bouwen die qua performance kan concurreren met snelle RISC processors, iets wat met x87 nooit gaat lukken:
Q: X86-64 architecture has SSE registers. Does this mean Hammer will support the SSE instruction set?
A: Hammer will support SSE-2. However, it won’t be supported in the same way that Intel implements it. IEEE floating point is the only thing supported in the [Long mode (x86-64 new mode)]. One reason we must support SSE, is because x87 floating point is different from IEEE floating point. To utilize both, we need a different instruction set. We thought about creating a new instruction set, but this also has problems. Our philosophy was to utilize an API and architecture with which the programmers are already familiar. SSE2 has a floating point API, which meets our requirements. Thus, instead of developing our own API, we decided to use SSE2, as this is much easier for everyone to understand. This has nothing to do with the Intel/AMD competition. Its standard and its widely used; these are the reasons we chose to use SSE.
Q: Is this the same thing as the announcement last year regarding “Technical Floating Point” (TFP) that would be supported by x86-64?
A: Yes. TFP is SSE.
Q: Is floating point the only thing supported? Will it also do SIMD Integer calculations?
A: The other instructions will only be supported by Intel.
Verder zegt Bob in het interview o.a. dat IA-64 gaat falen, dat RISC zaelots het bij 't verkeerde eind hebben en dat de Pentium 4 architectuur geen indruk op hem maakt (dit zijn m'n eigen bewoordingen 
). Moch je daarin geïnteresseerd zijn dan kun je hier het interview nalezen.
/u/1695/jumpman60.png?f=community){kind=small}
:strip_icc():strip_exif()/u/11015/djk.jpg?f=community){kind=small}
is best wel interessant.
:strip_icc():strip_exif()/u/5521/crop64c228b54581a_cropped.jpg?f=community){kind=small}
:strip_icc():strip_exif()/u/2009/Voyager01.jpg?f=community){kind=small}
:strip_exif()/u/4279/GoT_iZac.gif?f=community){kind=small}