Paul DeMone van RealWorld Technologies heeft een interessant artikel geschreven over de x86-64 instructieset van de AMD Sledgehammer. AMD's uitbreiding van de aloude x86 instructieset biedt naast een uitbreiding van de geheugen limiet en de mogelijkheid om 64-bit getallen te verwerken, ook een RISC-achtige toevoeging aan de instructieset genaamd 'Technical Floating Point'. Met TFP hoopt AMD de floating point prestaties van high-end RISC processors zoals de Alpha 21264 en Hewlett Packard PA-RISC te evenaren. Voor ons thuis tweakertjes zijn deze ontwikkeling interessant omdat een betere FPU performance bijvoorbeeld onze game experience kan enhancen:
On the upside the move to 64 bits will have negligible negative impact on the performance, manufacturability or cost of the K8, a high end MPU implemented with tens of millions of transistors. And x86-64 will offer an upgrade path to those rare x86 users who need 64-bit flat addressing. The K8 can offer that, but without the performance loss on legacy applications inherent to IA-64’s x86 compatibility mode. For most users, the K8’s TFP RISC-like FP extension may be of much more interest since it should provide eventual benefit for users of high performance 3D graphics applications, such as games. What K8’s 64-bitness and TFP provides to AMD is the means for it to counteract the huge advertising campaign that will accompany Intel’s push to move its customer base from X86 to IA-64, which will likely start in earnest in about two or three years. Finally, the recent intriguing patent disclosure by AMD also suggests that we cannot discount the possibility of a big surprise when K8 is introduced.
