Toshiba vergroot flash-capaciteit met eerste qlc-nand-chips

Toshiba heeft de capaciteit van zijn flashgeheugen met vijftig procent vergroot door over te stappen op qlc-technologie. Daarmee kan elke geheugencel vier bits bevatten, waar dat bij tlc-nand drie bits betreft.

De nieuwste qlc-geheugenchips, een afkorting voor quadruple-level cell, hebben een capaciteit van 768Gb per die en volgt de tlc-chips met 512Gb capaciteit per die op. Toshiba zegt net als bij zijn tlc-nand zestien dies in een package te kunnen stapelen, waarmee de capaciteit per chip 1,5TB bedraagt, tegen 1TB per chip van het tlc-geheugen. Toshiba kan 768Gb, oftewel 96GB, in zijn dies kwijt door gebruik te maken van zijn nieuwste generatie bics-geheugen, oftewel 3d-nand met 64 lagen.

Om vier bits per geheugencel op te kunnen slaan, moet de precisie waarmee de lading in de cellen kan worden uitgelezen veel hoger zijn dan bij mlc- of zelfs tlc-nand. In de floating gate van een geheugencel worden namelijk elektronen opgeslagen en de hoeveelheid elektronen geeft aan of bits als 0 of 1 worden uitgelezen. Bij meer bits zijn de ladingsverschillen tussen de bits kleiner en moet het uitlezen dus met grotere precisie plaatsvinden. Bij slc-geheugen is dat eenvoudig, bij mlc al wat moeilijker en bij tlc zijn de verschillen nog kleiner. Toshiba zegt voor zijn qlc genoeg precisie te hebben om dat succesvol te kunnen.

Het Japanse bedrijf zegt overigens niet met welke snelheid bits kunnen worden uitgelezen en beschreven. Omdat de ladingsverschillen bij meer bits per cel steeds kleiner worden en er meer precisie nodig is om de juiste bitwaarde uit te lezen en weg te schrijven, duurt het lezen en schrijven ook langer. Daarom is nand met steeds meer bits per cel steeds trager. Desondanks zegt Toshiba dat zijn qlc-nand geschikt is voor servertoepassingen, maar dan vooral als zuinige en compactere vervangers van harde schijven, zonder veel op capaciteit in te boeten. Toshiba levert momenteel samples aan ssd- en controller-fabrikanten en zal begin augustus zijn nand-chips demonstreren tijdens de Flash Memory Summit.

Reacties (29)

[Amazigh_N_Ariff]

Snelle binary uitleg
SLC = 1 of 0
MLC = 00, 01, 10, 11
TLC = 000, 001, 010, 011, 100, 101, 110, 111
QLC = 0000, 0001 , 0010, 0011, 0100, 0101, 0110, 0111, 1000, 1001 , 1010, 1011, 1100, 1101, 1110, 1111

[Malantur]

Aangezien een afbeelding meer zegt dan duizend woorden:
http://www.extremetech.co...loads/2014/10/TLCNAND.png
De afstand tussen het einde links en het einde rechts is een vaste waarde van enkele Volt.
Aangezien er dubbel zo veel spanningsverschillen komen, halveert de afstand tussen 2 punten en heb je dus minder ruimte voor afwijking.

[jmmk]

Hmm, als je van drie naar vier bits gaat, verdubbel je het aantal mogelijkheden.
Heeft iemand een idee waarom de capaciteit van de ssd dan met 50% omhoog gaat en niet met 100%? Raken ze de helft van de winst kwijt aan controle- en correctiemechanismen ofzo?

[MrImpulsive]

Dit komt omdat je voor elk getal oneindig keer een 0 kan zetten en de waarde van het getal gelijk blijft. 013=13 en 0101=101

Door de toevoeging van de extra bit heb je de mogelijkheid om een 1 (vooraan) toe te voegen. Technisch gezien heb je ook de mogelijkheid om er een 0 voor te zetten, maar omdat wij voorloop nullen weglaten is dan het effect hetzelfde als wanneer de extra bit er niet was geweest.

[jmmk]

?!?
Met drie bits kun je 2³= 8 posities coderen, en met 4 bits 2⁴= 16 posities. Da's doodgewoon 2x zo veel (ofwel 100% meer). Onafhankelijk van het feit of je de voorloopnul weergeeft of niet (=impliciet houdt).

[MrImpulsive]

Ik weet nu achteraf niet helemaal goed meer waar mijn redenatie vandaan komt

Je hebt gewoon gelijk

[Nox]

De cellen kunnen groter zijn, ze kunnen meer overhead hebben om defecte cellen op te vangen. Dit zijn zo'n beetje de redenen waar ik aan denk die logisch zijn.

Hoewel, 50% is wel erg veel overhead.

[kobus71]

Dan zal de gebruikte voeding ook vast belangrijk zijn. Als de Voltages zo precies geleverd moeten worden, zal dan de 5% afwijking die een voeding mag hebben dan nog goed werken? Aangezien de SSD trager word bij afwijkingen in het Voltage ( is wat ik lees).

Of zal het niet zo werken?

[Reactie gewijzigd door kobus71 op 25 juli 2024 13:25]

[kaas-schaaf]

De schijven bevatten sowieso een stepdown (op welke manier dan ook) converter want die chips werken op 12V noch op 5V maar waarschijnlijk rond de 1.xx 3 V. Daarbij zal voldoende filtering aanwezig zijn om dit een non-issue te maken.

Wellicht kan een andere tweaker uitleggen hoe de meting gaat want ik vermoed de verandering in spanning en niet de spanning op gemeten wordt.

edit: De specs van de oude chips (https://toshiba.semicon-s...ument/catalog.html#memory) geven aan 2.7-3.6 V. Vrij ruim dus. Zoals @TommyboyNL aangeeft is ook dat een non-issue door on-chip correcties/calibratie.

[Reactie gewijzigd door kaas-schaaf op 25 juli 2024 13:25]

[TommyboyNL]

Intern op de chip wordt een zeer nauwkeurige spanningsreferentie gebruikt, vaak een diode in combinatie met een hele hoop temperatuurcorrecties. De aangeboden voedignsspanning heeft hier dus zeer weinig invloed op.

[kobus71]

Dank je, klinkt ook wel zo logisch dat het geleverde vermogen aangepast word in de SSD.

[Verbruggen]

Lezen gebeurd door te kijken naar de spanning op de control gate die nodig is om een bepaalde stroom door de flashristor te laten lopen. De grootte van deze spanning is hoger naarmate er meer lading op de floating gate zit. Zie ook: http://wmverbruggen.ddns.net/files/flash%20memory.pdf

[potjandrie]

Ik vraag me dan ook af of deze qlc geheugen cellen ook een stuk minder write-cycles kunnen verdragen. Bij tlc gaat de cell ook al korter mee vergeleken met mlc en slc.

[MSalters]

Ja, dat effect is met qlc nog veel erger. Het probleem is dat je write cycles de elektrische isolatie beschadigen, terwijl met qlc de spanningsnivo's tussen twee bit-waarden zijn gehalveerd. Je hebt dus veel minder foutmarge, en kleinere beschadigingen zijn al fataal. Ruw gezegd zijn van van SLC 100k writes via MLC 10k writes teruggegaan naar TLC 1k writes. De logische voorspelling is dus QLC 0.1k writes. We zullen wel iets meer aan spare capacity hebben, dus zo erg zal het aan de buitenkant niet lijken, maar erg duurzaam is dit niet.

Zelfs als het meevalt, en de levensduur maar met 80% afneemt in plaats van 90% is de 33% extra capaciteit van QLC geen goede tradeoff. SLC had een onnodig lange levensduur en MLC bood 100% winst, dus daar was de tradeoff logisch. TLC is een twijfelproduct, want daar wordt de levensduur al problematisch en de winst was maar 50% over MLC.

[PostHEX]

Lijkt mij dat QLC dan ook vooral de insteek heeft voor weinig schrijfacties, maar veel leesacties. Ergens tussen cold en hot storage dus.

[Verbruggen]

Waarschijnlijk wel. Door de grotere precisie die nodig is bij het uitlezen, kan een kleine 'slijtage' al fouten opleveren

[leuk_he]

Ik kwam dit artikel tegen:

http://thememoryguy.com/3...raps-over-floating-gates/

Blijkbaar wordt bij 3d NAND geheugen een iets ander manier gebruikt om de lading op te slaan, waarbij het schrijven een stuk minder belastend is voor de cellen.

Maar uiteraard zijn de qlc cellen uiteraard gevoeliger dan tlc/mlc/slc cellen, dus dat gaat ten koste van je kwaliteit/levensduur.

[rubenkemp]

Wordt het dan eindelijk voor de consument ook goedkoper of begrijp ik dit verkeerd?

[Origin64]

het zal nog steeds niet zo goedkoop worden als een hdd, maar als je de stroomkosten over een paar jaar meerekent is het niet super duur meer.

een 1tb ssd kost nu minimaal ong 300 euro als je voor tlc en sata600 gaat. dat kan met qlc dus iets omlaag, laten we zeggen 25%, maar dat zuig ik zo uit mijn duim dus niet op rekenen. een hdd van 1tb kost 60 euro ongeveer, uit mijn hoofd, en zal niet 24/7 draaien, dus het stroomverbruik komt neer op een paar euro per jaar. dan betaal je dus alsnog meer dan het dubbele voor dezelfde hoeveelheid opslag. ssds zullen nooit goedkoper worden dan hdd of tapes voor opslagcapaciteit.

maar ssds zijn de afgelopen jaren steeds goedkoper geworden. ze kosten nu al de helft of minder van wat ik rond 2010 betaald heb.

[Reactie gewijzigd door Origin64 op 25 juli 2024 13:25]

[Hans1990]

Sterker nog: in 2010 betaalde ik 270 euro voor 120GB.
Nu kan je voor dat geld bijna 1TB SSD's krijgen.

Dat is dus een factor 8x beter in <7 jaar tijd, hoewel naar mijn gevoel de laatste 1-2 jaar je altijd al 1TB voor 300-350 euro kon krijgen.

Dus wie weet. Misschien over 3 jaar kan je een 1TB QLC SSD krijgen voor 200 euro. Ik noem maar wat. Maar ondenkbaar is het niet, en wel fijn aangezien mechanische schijven dan opeens niet zoveel goedkoper meer zijn.

[Rudie_V]

Vraag mij af hoe het met de write-performance van dit QLC geheugen zit. Bij TLC is de write-performance al een drama, wat nog wordt opgevangen door een stukje SLC en/of DRAM cache, en ik verwacht dat het met dit QLC geheugen nog wel slechter gesteld zal zijn.

[Dark_man]

Als je puur naar de getallen kijkt is het misschien slechter maar in de praktijk is zo een SSD met qlc voor huis tuin en keuken gebruik meer dan snel genoeg.

Een lagere prijs is veel belangrijker.

En de tweakers en hardcore gebruikers zullen toch niet voor een qlc SSD kiezen dus is het helemaal geen issue.

[_Pussycat_]

Toshiba heeft de capaciteit van zijn flashgeheugen met vijftig procent vergroot door over te stappen op qlc-technologie. Daarmee kan elke geheugencel vier bits bevatten, waar dat bij tlc-nand drie bits betreft.

Is dat dan niet eerder een vergroting met 33%?

[tweaker2010]

Toshiba zegt net als bij zijn tlc-nand zestien dies in een package te kunnen stapelen, waarmee de capaciteit per chip 1,5TB bedraagt, tegen 1TB per chip van het tlc-geheugen.

De capaciteit gaat van 1TB naar 1,5TB. Een verhoging van 50% dus.

[Verwijderd]

De sdxc standaard gaat tot 2TB, ik kan niet wachten tot ik m'n halve filmcollectie op m'n telefoon kan zetten. Het initiele beschrijven zal dan wel een dag of 2, 3 duren als de ervaringen met usb harddisks maatgevend zijn (3TB schijf vullen kostte me 2 dagen).

[Brousant]

De benaming quadruple-level cell is eigenlijk onjuist, want om vier bits op te kunnen slaan in 1 floating gate heb je geen vier, maar 16 spanningsniveaus nodig.

[Verbruggen]

Zeker waar, het aantal niveaus gaat immers met 2ⁿ

[mutley69]

We zullen zien, maar ik ga toch lang genoeg wachten tot QLC z'n deugdelijkheid bewezen heeft - zeker qua lange-termijn-opslag, 4 bits per cel dan krijg je veel grijze zones, en weinig zones die duidelijk zijn. Hoe goed zal de foutcorrectie zijn en lange termijnopslag?
Uiteraard gaat het die vorm van geheugen nog wat goedkoper maken - we zien wel, ik heb geduld.

[codebeat]

Wat een techniek, en ook zo ontiegelijk plat, dat hadden ze bij het bouwen/uitbrengen van de RAMAC niet kunnen indenken dat het ooit zo ver zou komen https://youtu.be/6coKh7vtpsY?t=8m22s