Imec ontwikkelt nanodraad-transistors met ronde gate

Medewerkers van het in Leuven gevestigde onderzoeksinstituut Imec hebben transistors gebaseerd op nanodraden gemaakt waarbij de gate de nanodraad volledig omsluit. Dit transistortype zou een goede kandidaat zijn voor chipproductie op 5nm.

De nieuwe transistors, die gaa-nwfets genoemd worden, kunnen zowel horizontaal als verticaal geproduceerd worden. Gaa-nwfets is een afkorting van gate all around nanowire field effect transistors. Ze kunnen met eenvoudige stappen geproduceerd worden en bieden goede elektrische eigenschappen, zoals weinig ruis, en dankzij hun ontwerp, zonder junctions, zijn ze eenvoudig en robuust te produceren. Bovendien zouden ze lage lekstroom hebben, een eigenschap die in trigate-transistors al voor flinke energiebesparingen zorgt. Veel transistors maken gebruik van junctions, of overgangen, tussen negatief en positief geladen halfgeleiders, zogenaamde np- of pn-junctions.

De nanodraden in de gaa-nwfets worden middels doteren en het regelen van afmetingen getuned voor de gewenste prestaties. Zo kunnen ze niet alleen voor processors en geheugen ingezet worden, maar ook voor analoge en rf-toepassingen. Voor gebruik in sram-cellen hebben de Imec-onderzoekers een nieuwe structuur bedacht, waarbij twee opeengestapelde verticale transistors met dezelfde channel-dotering gebruikt worden. Dat zou de afmetingen van sram-cellen met 39 procent kunnen verkleinen ten opzichte van traditionele opbouw, wat hogere dichtheden mogelijk zou maken. Zowel de horizontale als verticale transistors kunnen samen op een 300mm siliciumwafer gemaakt worden.

Transistorevolutie naar gaafet

De evolutie van planar naar gate all around-transistors

IT-banen

Reacties (23)

Diavire 16 juni 2016 18:41

Snap hem niet helemaal, Imec heeft ze gemaakt, maar de slide is van ASML uit 2014?

Yoshi @Diavire • 16 juni 2016 19:14

ze werken al lang samen (en beiden ook met Intel overigens)

Leuven, België en Veldhoven, Nederland – 7 oktober, 2013 – ASML en imec hebben vandaag de oprichting van het Advanced Patterning Center aangekondigd, een nieuwe belangrijke stap in hun jarenlange intensieve samenwerking. Het Advanced Patterning Center wordt opgericht op de imec campus in Leuven en zal de komende jaren naar verwachting uitgroeien tot een centrum met honderd ingenieurs.

“ASML en imec zijn al bijna sinds de oprichting van beide organisaties partners. Die relatie heeft ons beiden geholpen in onze groei. Maar ook de chipindustrie heeft de vruchten geplukt van onze samenwerking, omdat we samen sneller to cruciale doorbraken zijn gekomen in de ontwikkeling van steeds kleinere chiptechnologieën,” zei Martin van den Brink, voorzitter en Chief Technology Officer van ASML. “Ik ben ervan overtuigd dat de oprichting van het Advanced Patterning Center en de verdere investering in onze gezamenlijke sterktes, ook nu tot nieuwe cruciale doorbraken zal leiden en de ontwikkeling van nieuwe chiptechnologieën verder zal vooruitstuwen.”

[Reactie gewijzigd door Yoshi op 23 juli 2024 02:41]

Tom 1234 @Diavire • 16 juni 2016 23:29

Imec leent machines van ASML dacht ik.
Om dit soort technieken te bedenken.
Als bedrijven dit gaan gebruiken verkoopt ASML weer machines.

Sissors

Lithografie
R&d

@Diavire • 16 juni 2016 19:29

Het idee is niet nieuw, het is de logische vervolgstap op finfets, en dus ook al op oudere slides zal hebben gestaan. Als die dan een duidelijk plaatje hebben is dat mooi meegenomen.

Auteur

willemdemoor Redacteur @Sissors • 17 juni 2016 10:23

Dat ja... Imec had geen mooie plaatjes (of uberhaupt plaatjes), dus dit leek me een mooi plaatje om de evolutie van planar naar gaa te laten zien...
Sterker nog, heb dat maar even in een onderschrift gezet

sterreke @Diavire • 16 juni 2016 18:44

Ik vermoed dat het idee er wel al was, maar dat Imec het nu in de praktijk heeft gebracht.

sw3ex @Diavire • 16 juni 2016 18:49

Als ik mij niet vergis werken ASML en imec vaker samen voor onderzoek.

EvilItSelf @Diavire • 17 juni 2016 11:54

Ze kunnen ze nu pas met voldoende zekerheid dat ze werken produceren.

dura 16 juni 2016 18:40

Geweldig! Al jaren horen we dat de rek er nu toch echt uit gaat en dan komt er weer zo iets.

Sissors

Lithografie
R&d

@dura • 16 juni 2016 19:32

Toch uit nieuwsgierigheid, waar hoor je dat dan? Uiteindelijk gaat de rek eruit zijn, maar behalve uitspraken van dat het ooit wel minder zal worden, of over de (relatief) verre toekomst heb ik eigenlijk nooit ergens van een serieus iets gehoord dat we niet kleiner kunnen. Al zullen we uiteindelijk gewoon een grens gaan bereiken wat betreft silicon based. (Persoonlijke gokje, 4nm ruwweg).

Een andere vraag is wel tot hoever het zin heeft. Vroeger als je een nieuwe processor had gemaakt die nog groter was dan de oude, dan maakte je hem op een nieuw procedé, lekker goedkoop per transistor tov het oude. Die kosten besparing per transistor wordt echter steeds minder. Dan is nog wel je active power lager, en waarschijnlijk kan je sneller met een nieuwere technologie, maar je grote chips worden niet meer goedkoper (bij kleine chips is dat nog meer het geval).

Mindstorms @Sissors • 17 juni 2016 00:22

Ik heb uit betrouwbare bron* vernomen dat de transistoren de laatste tijd per miljoen stuks weer meer kosten in plaats van minder. Gezien de wet van Moore in principe een een economische wet is, is in ieder geval daar de rek uit.

*Presentatie van een bedrijf dat zijn eigen chips laat fabriceren

Yoshi @dura • 16 juni 2016 19:12

maar neen, we hebben nu toch strained silicon zeker, als daar geen rek opzit

mikesmit 16 juni 2016 19:50

Als de transistors binnekort echt niet meer kleiner kunnen dan is het misschien een idee om cpus te gaan stapelen. Dan worden de dimensies van cpus groter maar het aantal transistors word ook groter