Cookies op Tweakers

Tweakers maakt gebruik van cookies, onder andere om de website te analyseren, het gebruiksgemak te vergroten en advertenties te tonen. Door gebruik te maken van deze website, of door op 'Ga verder' te klikken, geef je toestemming voor het gebruik van cookies. Wil je meer informatie over cookies en hoe ze worden gebruikt, bekijk dan ons cookiebeleid.

Meer informatie

Door , , 32 reacties

IBM heeft werkende logic-testchips met transistors die op 7nm geproduceerd zijn ontwikkeld. De doorbraak is mogelijk gemaakt met euv-machines door germaniumsilicium te gebruiken in plaats van silicium. Het concern werkt samen met Samsung en Global Foundries bij de realisatie.

Volgens IBM maakt de doorbraak chips met meer dan 20 miljard transistors mogelijk. Het bedrijf claimt een oppervlakverkleining van 50 procent ten opzichte van een vergelijkbare 10nm-chip. Doel is om de verkleining met een verbetering van 50 procent op gebied van de verhouding verbruik/prestaties gepaard te laten gaan, meldt IBM aan Ars Technica.

De verkleining van de transistors zorgt voor zuiniger en snellere chips. Het gaat voorlopig om een testchip waarbij delen op 7nm zijn vervaardigd. Het zal nog minstens twee jaar duren voor de daadwerkelijke productie kan beginnen, mochten de chipfabrikanten voortgaan op de weg die IBM en zijn partners nu zijn ingeslagen. Wel gaat het om een logic-chip en niet om een geheugenchip. Logic-chips zijn veel complexer dan geheugenchips en daardoor moeilijker te produceren. Dit toont aan dat de productiemethode is in te zetten voor complexe chips. Ook maakt IBM gebruik van finfets zoals die ook in huidige chipgeneraties gebruikt worden.

De 7nm-chip is geproduceerd door gebruik te maken van euv-machines. De euv-machines moeten de huidige immersie-lithografiesystemen opvolgen en maken gebruik van licht met een golflengte van 13,5nm, waarmee kleinere structuren op wafers aangebracht kunnen worden. Er zijn twijfels of de euv-techniek op tijd gereed is voor de 7nm-productie. Tegen de New York Times zegt IBM euv als geschikt voor commerciële chipfabricage te zien maar deskundigen zien het verhogen van het aantal wafers die de euv-machines kunnen bewerken als obstakel. Naast euv maakt IBM gebruik van self-aligned quadruple patterning, daarbij worden grotere lithografische structuren gebruikt om moleculen in bepaalde patronen te geleiden en zo kleinere structuren dan lithografisch mogelijk is te bouwen.

De kanalen van de transistors zijn van een germaniumsilicium-legering gemaakt. IBM werkt al langer met germaniumsilicium als opvolger voor puur silicium. De legering is een betere geleider dan puur silicium, waardoor elektronen sneller kunnen stromen. Ook onderzoeksinstituut Imec acht germaniumsilicium geschikt materiaal voor de 7nm-productie.

De 7nm-testchip is bij het Amerikaanse SUNY-onderzoeksinstituut ontwikkeld door het Common Platform-consortium van IBM, Samsung en Global Foundries. Laatstgenoemde nam vorig jaar de chipdivisie over van IBM maar het concern doet nog wel onderzoek naar chiptechnieken. Intel loopt momenteel voor met zijn 14nm-procedé maar Samsung, GlobalFoundries en TSMC zijn bezig met een inhaalslag. Intel zou volgend jaar beginnen met de 10nm-productie maar er zijn berichten over uitstel tot begin 2017.

IBM 7nm testchipIBM 7nm testchipIBM 7nm testchip

Moderatie-faq Wijzig weergave

Reacties (32)

Zijn er nog nieuwe voordelen aan het gebruik van germaniumsilicium in vergelijking met puur silicium? Het artikel spreekt over "De legering is een betere geleider dan puur silicium, waardoor elektronen sneller kunnen stromen.". Kunnen we bijvoorbeeld hogere kloksnelheden verwachten, minder lekstromen, lagere voltages, of blijft alles een beetje bij hetzelfde?
Alles zal een beetje hetzelfde blijven. Vergelijk het met een simpele draad, als je die steeds dunner maakt wordt langzaam de weerstand steeds hoger, er kan dus minder stroom doorheen voordat hij te heet wordt. Nu scheelt het dat bij een kleine node de benodigde stroom ook minder wordt, alleen schaalt dat niet helemaal meer op deze hele kleine nodes. De draad wordt dus dunner maar de stroom die er doorheen moet wordt niet evenredig kleiner. Om dat toch een hoog genoege stroom door de transistor te krijgen (om even terug te stappen van de draad) gebruiken ze materialen die beter geleiden, waardoor je netto nog steeds voldoende stroom kan leveren.
Wat ik geleerd heb is dat hoe kleiner het wordt, hoe korter de afstanden, hoe minder stroom er nodig is, hoe minder spanning er nodig is en verloren gaat, hoe minder energie er nodig is om hetzelfde te doen als voorheen. Je zegt dat er minder stroom doorheen kan, maar er hoeft ook minder stroom door, dus dat zou elkaar kunnen opheffen.

Misschien dat dit niet meer opgaat bij deze technieken? Ik heb geen idee om eerlijk te zijn.
Dat klopt, echter bij deze kleine feature size gaat het niet helemaal meer op. De dikte van de gate isolatie is +- 2 nm. Voor de grotere nodes is dat relatief klein en waren de paracitaire capaciteiten van de gate (dus alle capaciteiten behalve de capaciteit naar het kanaal) een relatief kleine bijdrage. Echter nu met deze extreem kleine nodes wordt het constante deel opeens best significant en neemt de capaciteit (wat weer samenhangt met de hoeveel stroom die je nodig hebt om te schakelen) niet meer lineair af.
Bij deze afmetingen begint eigenlijk alles vrij complex te worden en ben ik hier redelijk kort door de bocht gegaan. Hopelijk is het nog een beetje begrijpelijk.
Ja, een goed punt, diodes en basis emitter overgangen van transistoren op basis van silicium hebben een doorgangsspanning van +/-0,7 Volt terwijl germanium op +/-0,3 Volt zit. In het artikel spreken ze over germaniumsilicium.
Hoe dat dan zit bij de in het artikel genoemde techniek en welke invloed dat heeft op de eigenschappen van deze techniek kan ik niet uit het artikel halen. Maar wanneer die doorgangsspanning ook lager is geworden kan ik mij voorstellen dat de voedingsspanning ook lager kan zijn.
Kan iemand mij vertellen of dit nou concurentie voor de aankomende EUV systemen van ASML is? Of wordt hier samengewerkt / geen relatie?
Voor zover mij bekend is, is ASML zelf geen chip fabrikant, zij produceren echter de machines welke gebruikt kunnen worden om chips te maken, de chips worden vervolgens door een Intel/Samsung/IBM ontworpen en gemaakt met behulp van de ASML machine's.

Vanaf Wikipedia:
ASML is a Dutch company and currently the largest supplier in the world of photolithography systems for the semiconductor industry. The company manufactures machines for the production of integrated circuits (ICs), such as CPUs, DRAM memory, flash memory.

[Reactie gewijzigd door Azerion op 9 juli 2015 13:24]

Helemaal correct.
...maar geen antwoord op de vraag van Reteip. ;(
Het wordt gedaan door machines van ASML.
Ik heb nog nooit gehoord dat de concurrenten van ASML met EUV bezig zijn, dus ik denk dat het een redelijke aanname is dat ASML hier achter zit.
Samsung en Global Foundries zijn de eerste klanten van ASML die EUV machines hebben staan. Zonder ASML machines was dit dus niet gelukt.
Ze gebruiken een EUV machine van ASML. ASML heeft een voorsprong in de ontwikkeling van EUV machines.

De innovatie zit m.i. in het gebruik van een nieuwe toepassing van het 'basismateriaal' voor het maken van chips.
Ik vermoed stek dat dit inderdaad met een ASML machine is gerealiseerd.

video: ASML: Verkleining chips is grote kunst

Naast dat het filmpje (uit feb 2014) erg interessant is legt ASML erin uit bezig te zijn met het bouwen van drie EUV "testopstellingen" bij klanten op lokatie. IBM zal dan waarschijnlijk één van die drie zijn.
ASML werkt samen met IBM. IBM heeft dit gedaan met de UEV techniek van ASML.

Tweakers is sloom en gebrekkig kwa info.
http://www.eetimes.com/document.asp?doc_id=1323296

EDIT: oh was al gepost nvm.

[Reactie gewijzigd door batjes op 9 juli 2015 15:07]

Uiteraard gaat het om euv-machines van ASML. We hebben al vaak geschreven dat het ASML is die deze machines maakt en dat dit de enige partij is die deze kennis in huis heeft. ASML werkt met alle grote chipfabrikanten samen. Ik snap niet zo goed waarom je linkt naar een bericht van 2014 en ons dan sloom noemt?
Tweakers is sloom en gebrekkig kwa info.
http://www.eetimes.com/document.asp?doc_id=1323296

EDIT: oh was al gepost nvm.
"Was al gepost..."
Ruim een uur eerder inderdaad, dus meer dan genoeg tijd voor een refresh.
En dan wel ondertussen Tweakers van sloomheid betichten.....
Was er laatst niet een artikel over of het de komende tijd überhaupt mogelijk zou zijn om op 7 nm te produceren? Of haal ik hier dingen Door elkaar?

Edit: nieuws: Imec twijfelt of 7nm-chipproductie volledig via euv gaat verlopen

Kan ik hieruit de conclusie trekken dat imec de mond is gesnoerd? =)

[Reactie gewijzigd door smellysock op 9 juli 2015 12:13]

Dat ging er niet over of het uberhaubt mogelijk zou zijn maar of het economisch mogelijk zou zijn. ;)

nieuws: Imec twijfelt of 7nm-chipproductie volledig via euv gaat verlopen
En bovendien of 7nm een volledige of een halve (duurdere) node wordt. IBM heeft hier slechts delen op 7nm geproduceerd, wat op zich al een hele prestatie is natuurlijk.
Ah, ik dacht dat ze bij 5 a 7 nm daadwerkelijk tegen natuurkundige limitaties van silicium aanliepen en dat daarvoor grafeen uitkomst zou moeten bieden.
maar deskundigen zien het verhogen van het aantal wafers die de euv-machines kunnen bewerken als obstakel.
Niet het totaal aantal wafers is het probleem, maar het aantal wafers per uur. De EUV machines zijn nog beduidend langzamer dan de DUV machines.
Dat heeft IBM nu deels opgelost. Ze gaan in ieder geval de goede kant op.

http://www.eetimes.com/document.asp?doc_id=1323296
34 wafers per uur is dus beduidend langzamer dan de normale machines die 200+ wafers per uur doen.
250+ op de huidige generatie DUV machines, misschien kan het nog wel 10% harder... ;-)
Aan de fotos te zien lijkt het dat de structuren dusdanig klein zijn dat ze het inkomende licht niet meer breken in fraaie regenboogpatronen, maar gewoon wit licht reflecteren. Fascinerend.
Heeft iemand daar meer info over?
Het bedrijf claimt een oppervlakverkleining van 50 procent ten opzichte van een vergelijkbare 10nm-chip
10x10 = 100
7x7 = 49

oppervlakte is inderdaad 50% kleiner. dat is toch geen "claim"? Sensationeler zou zijn: "IBM claimt, 70% minder oppervlakte" ;)
Het aantal nm-process zegt tegenwoordig maar weinig over de echte daadwerkelijke dimensies van een transistor. De gate van een 22nm Intel transistor is bijvoorbeeld 35nm lang en de fin is 8nm breed.
Dit is natuurlijk maar het begin / proof of concept, maar wat een geweldige prestatie weer!

Op dit item kan niet meer gereageerd worden.



Apple iOS 10 Google Pixel Apple iPhone 7 Sony PlayStation VR AMD Radeon RX 480 4GB Battlefield 1 Google Android Nougat Watch Dogs 2

© 1998 - 2016 de Persgroep Online Services B.V. Tweakers vormt samen met o.a. Autotrack en Carsom.nl de Persgroep Online Services B.V. Hosting door True