Intel verwacht 10nm-processors begin 2017 te introduceren

Intel komt naar verwachting begin 2017 met de eerste 10nm-processors, zo maakte een general manager van het concern onlangs bekend. Daarmee lijkt sprake te zijn van uitstel: eerder had Intel het over een release in 2016.

"We hebben Moore's Law consistent nagevolgd en dit is de kern van onze innovatie voor de laatste 40 jaar geweest", zei Taha Khalifa, general manager van Intel voor de regio's Midden-Oosten en Noord-Afrika onlangs tegen Gulf News. "De 10nm-chips worden naar verwachting begin 2017 geïntroduceerd", zei hij daarop.

Intel zal het 10nm-procedé inzetten voor de Cannonlake-generatie processors. Cannonlake is de opvolger van Skylake, de chip-generatie die in de tweede helft van 2015 moet verschijnen. Vorig jaar september verklaarde Intel nog dat de 10nm-productie op koers ligt en dat Cannonlake in 2016 ging verschijnen, maar het concern lijkt dus toch met vertraging in het ontwikkelproces te kampen.

Reacties (43)

[JOJ0]

Beetje laat met het nieuws, de uitspraak is namelijk al weer ingetrokken door intel vanwege "concurrentie redenen" zie: http://www.kitguru.net/components/cpu/anton-shilov/intel-vows-to-ship-10nm-cannonlake-chips-in-early-2017-retracts-its-promise/

[Antwan46]

Kunnen de productie bedrijven die deze machienes hiervoor maken, deze tempo wel volhouden?
Helaas wordt hier nooit over gesproken.

[FreezeXJ]

ASML doet z'n best, en tot nu toe halen ze het prima. Als Intel aangeeft 10 nm te willen produceren over 2 jaar, kun je er de donder op zeggen dat ze al in onderhandeling zijn over de machines, en vermoedelijk al een heel eind zijn met de planning. Dit soort trajecten duurt jaren, vanaf het moment dat je je order plaatst totdat je werkende high-end-chips uitspuugt ben je rustig 4 jaar verder.

Zoek bijvoorbeeld eens op immersion lithography, 10 nm is nog goed haalbaar, daarna wordt het interessant. Vermoedelijk gaan we massaal EUV zien, daar wordt nu al druk aan gewerkt.

edit:
fixed

[Reactie gewijzigd door FreezeXJ op 26 juli 2024 07:28]

[born4trance]

EUV

[Reactie gewijzigd door born4trance op 26 juli 2024 07:28]

[Praetextatus]

Ik weet uit interne bronnen dat ASML al bezig was in 1995 met algoritmes voor 5 nm productie. Dus ze zijn al ver gevorderd met 10 nm dunkt mij

[Reactie gewijzigd door Praetextatus op 26 juli 2024 07:28]

[Swelson]

Dat is niet waar. Zoek even binnen Tweakers.net op berichten over ASML. Dan zul je onder andere een videoreport vinden.

[Stannieman]

Kunnen ze zeker. Intel gaat dit niet plannen en geen chipontwerpen maken om deze grootte als ze niet vrij zeker weten dat 10nm machines tegen die tijd gebruiksklaar zijn. Ze werken nauw samen met ASML (en andere fabrikanten waarschijnlijk ook?).
Het is niet zo iets als "Oh kijk, ASML heeft een nieuwe machine klaar! Komt goed uit want dat hadden we net nodig."

[Rudie_V]

Het is nog in ontwikkeling om snel en betaalbaar in volume te produceren, maar Electron Beam Lithography, EBL, wordt ook geschikt voor sub-10 nm chips.
http://en.wikipedia.org/wiki/Electron-beam_lithography

Oa het Delftse Mapper Lithography is hier mee bezig.
http://www.mapperlithography.com/

[Molybdenum]

EBL haalt bij lange na niet de throughput van optische (projectie) lithografie. Met EBL schrijf/teken je de lijntjes, met projectie litho projecteer je het hele beeld ineens (seriële belichting vs parallelle belichting zeg maar). Mapper gebruikt duizenden bundeltjes en dan nog halen ze niet de enorme aantallen wafers die een 193 nm scanner er per uur doorheen jaagt.

Grootste uitdaging voor multi-beam EBL is de datastroom: elke bundel moet geschakeld en gericht worden. De data om die bundels (pixels van bv. 16 nm) aan te sturen loopt op tot 100-en GB/s (hoofdletter B ) bij een systeem met zeg 15000 bundels. En dan nog haal je de throughput van een 193 nm scanner niet..

[Reactie gewijzigd door Molybdenum op 26 juli 2024 07:28]

[BobJung]

ASML dicteert het tempo, niet intel. Als ASML dit niet doet, haalt een ander je in en ben je ten dode opgeschreven als bedrijf. Als ze niet kleiner kunnen, moeten ze in elk geval sneller produceren. Concurrentie steeds ver voor blijven.

[Alfa1970]

Je denkt toch niet dat er bij Intel een stel gekke Henkies zit zeker?
ASML heeft niks te dicteren, als ze niet doen wat hun klant vraagt, dat gaat die klant naar een ander bedrijf die het wel doet.

[BobJung]

zo zwart wit is het inderdaad niet, maar ze zijn niet voor niets marktleider. Natuurkundig onderzoek wordt wel degelijk bij ASML gedaan en dat is hun verdienste.

[AlainSki]

Was vandaag ook leuk om te lezen dat de kans dat we 'single atom' (1 nm) gaan halen steeds groter wordt (LINK)

[Kraanmachinist]

wat ik me nou afvraag, hoe willen ze het daarna nog kleiner maken dan een atoom?

[InsanelyHack]

3 dimensies. Dat gebeurd nu ook al in mindere maten door slechts een aantal lagen te etsen. Als je maar genoeg lagen toevoegt kun je natuurlijk nog veel meer logica kwijt op een vierkante centimeter chip die.

[Jeanpaul145]

Ja je kan er meer transistors op kwijt per mm^2.

Maar! Dan nog zit je met harde grenzen m.b.t. hittedissipatie. Alles anders hetzelfde gehouden betekent meer lagen meer hitte per mm^2. En een simpele fan kan daar niet zo goed bij helpen omdat de hitte dus door de hogere lagen heen moet om überhaupt daar uit te komen. Ik denk dan ook dat hittedissipatie daar de limiterende factor in wordt.

[InsanelyHack]

Juist! bij een extra dimensie qua layout ontwerp hoort ook een extra dimensie qua engineering en juist die van thermo eigenschappen. Er is logica met intense hitteontwikkeling maar ook logica die veel minder hitte genereert. Dat is nu ook al duidelijk te zien als je naar een cpu die kijkt dan zijn sommige delen veel warmer dan anderen.

[iApp]

Niet kleiner, wel sneller. Een computer zou in de toekomst (bij wijze van spreken) op 'slechts' 100 atomen kunnen draaien, mits wij de chips op 1 nm kunnen bakken.

[Verwijderd]

Nee dat is namelijk dit nieuws van gisteren:
nieuws: Wetenschappers ontwikkelen eerste transistor van siliceen
En dat betreft geen chips van 1 Atoom breedte maar 1 Atoom hoogte (2-D plat vlak Siliceen).

[Metallize]

Hmm is een atoom geen 0.1 nanometer?

[FreezeXJ]

Hangt van je atoom af, de straal van waterstof tikt in op 0.05 nanometer, silicium is ongeveer 0.11 nm, dus een diameter van 0.2 nm... Echter heb je te maken met de kristalstructuur (diamant-structuur), waarbij een cel (kleinste eenheid waarmee je het hele oppervlak kunt stempelen) ongeveer 0.54 nm is...

Daarna... krijg je het interessante probleem hoe je zo'n structuur heel houdt als je er stroom doorheen stuurt, want zo af en toe zijn atomen eigenwijs, en verhuizen ze een beetje. Voorlopige schattingen zeggen dat bij 5-8 nm het echt ophoudt met silicium, en we naar andere materialen moeten kijken.

[kevinbog]

Diamant is al geen atoom meer he, dat bestaat uit koolstof, met een diameter van 2*0.154 = 0,308 nm.
Dat gezegd zijnde is het wel meer realistisch dat eenheidscellen van kristallen het kleinste productieprocede wordt. Gewoon omdat een berg atomen die dicht gepakt zijn geen 'structuur' hebben en dus ook geen transistorfunctie kunnen uitoefenen lijkt mij.

[WaRSTeaM]

Waar heeft hij het over diamant dan?
Enig wat ik lees is: kristalstructuur (diamant-structuur)

Wel een wezenlijk verschil natuurlijk!

[kevinbog]

De eenheidscel van diamant is de kleinste eenheid (stapeling van atomen) die nog de kristalstructuur van diamant toegewezen kan krijgen. Dus als je het hebt over diamantstructuur, dan heeft dat sowieso betrekking tot meerdere atomen, en dan moet je al op grotere schaal gaan kijken dan atoomschaal. Dat was mijn punt.

En inderdaad ik heb aangenomen dat de diamantstructuur bestond uit koolstof en dus diamant vormt. Strikt genomen kan je ook een diamantstructuur maken met g
silicium, germanium,... Maar dat was natuurlijk een beetje naast de kwestie.

[EXos]

Beetje snel als pas begin 2016 de 14nm chips komen...

[joo5ty]

http://nl.hardware.info/nieuws/42887/ook-nvidia-wijkt-uit-naar-samsung-voor-14nm-productie-tegra-chips

Snapdragon 820 zal 14nm zijn. Hopelijk met de kerst in een nieuwe telefoon?

[Reactie gewijzigd door joo5ty op 26 juli 2024 07:28]

[makaa]

Wat is het voordeel van 10nm? Kan iemand mij dat uitleggen?

[field33P]

Meer transistoren op hetzelfde oppervlak. Als het aantal nm niet omhoog zou gaan zou het oppervlak van een Core i7 de complete planeet innemen.

[aaltje12]

Kan iemand mij uitleggen wat men bedoelt met x nm. is dit de afmeting van de zijde van een transistor, of een bepaalde afstand.

[FreezeXJ]

Dat is de grootte van de kleinste details die ze kunnen bakken op een chip. Een transistor is dan meestal 2-3x zo groot... (op plaatjes zien die dingen er netjes blokvormig uit, maar in het echt zijn het een soort aardverschuivingen... Zie http://www.chipworks.com/...ogy]dit Chipworks-artikel bijvoorbeeld voor Intels 22 nm speeltjes.
1 volledig werkende SRAM-cel is dan 180 x 600 nm... maar bestaat uit vele losse transistors (van 70 nm groot ongeveer).
(dit plaatje geeft nog wat meer afmetingen van eenzelfde 22-nm proces)

[Reactie gewijzigd door FreezeXJ op 26 juli 2024 07:28]

[R1]

dat dacht ik vroeger ook, but not quite

in de industrie is het de halve breedte van de afstand tussen 2 identieke 'features'.
bv 2 contact sporen waartussen de transistor ligt met aan de ene kant de source en andere kant de drain.

Ofwel de sporen of kleinste structuren zijn dan juist nog kleiner.
http://spectrum.ieee.org/...n/shrinking-possibilities

[aaltje12]

bedankt freeze x, ik dacht dat het de zijde van een transistor was.

[Mijiru]

Als ik mij niet vergis, dan zou een Broadwell CPU eerder een oppervlakte van ongeveer 26,8 m x 26,8 m innemen. (10 µm - 1971)

Dat is eerder de grootte van een satelliet.

[Reactie gewijzigd door Mijiru op 26 juli 2024 07:28]

[AlainSki]

Lager energie verbruik en de mogelijkheid om meer transistors op dezelfde oppervlakte te branden

[TheTurk]

Ik hoop dat ze de chip oppervlakte niet verkleine. Mijn haswell 4790k, delided, direct die mount, met waterkoeling met rads buiten, heeft al koeling problemen. Haalt makkelijk 90 graden bij 4.8Ghz, terwijl met q6600 50% overclock op 65 graden bleef.

[Vayra]

Er ontstaat inderdaad meer opbouw van warmte op een kleiner oppervlak en dat is voor overklokken ongewenst. Maar daar ontkom je eigenlijk niet aan...

Wel denk ik dat sowieso het nut en de marge van overklokken steeds kleiner wordt, je ziet het nu al heel sterk bij GPU; dat overklokken doen ze al via GPU boost en zo. Ook CPU heeft boost snelheden. Leuk voor de tweaker is het niet, maar de harde realiteit is wel dat er steeds minder winst te behalen is met overklokken naarmate de tijd vordert. Ook omdat fabrikanten toch liever niet zien dat je een component 'beter maakt' dan het prijskaartje dat eraan hangt; potloodstreepjes zijn in 2015 niet meer aan de orde

[TheTurk]

Klopt wel, maar dan snap ik de K en extreme versies niet. Deze worden unlocked geleverd. Maw, ze promoten het wel. Maar ik snap het wel, hoe korter de connecties tussen de transistors, hoe minder verlies van warmte. Ik snap nog steeds niet, waarom ze GEEN super geleiders hebben uitgevonden. Bijvoorbeeld, dat ze zo warm worden, dat het in vorm van licht/straling hun warmte vrij geven

[RichTech]

Een keer is het over met verkleinen en dan moeten we wat anders. Nieuwe ontwikkelingen komen er al aan, kijk maar eens op de ontwikkelingen van HP Labs, the Machine.

[Reactie gewijzigd door RichTech op 26 juli 2024 07:28]

[inorde]

Nee, we gaan gewoon de min in, zo nemen de chips negatieve ruimte in die we vervolgens kunnen gebruiken voor batterij.

[mad_max234]

Moore's law is al tijd niet meer haalbaar, paar jaar terug is het al opgerekt naar 24 maanden.

[necessaryevil]

Tsja, we lopen waarschijnlijk tegen limieten aan... Misschien geen silicum meer, of misschien moeten we dan iets anders verzinnen dan downscalen.

Netzoals met de MHz-race, dat bleek na een tijd ook een doodlopende weg te zijn.