Consortium brengt CXL 3.0-cpu-interconnect op basis van PCIe 6.0 uit

Het CXL Consortium heeft versie 3.0 van zijn Compute Express Link-interconnect uitgebracht. De groep gaf de specificatie van deze interconnectstandaard op dinsdag vrij. CXL maakt het onder meer mogelijk om cpu's en accelerators met elkaar te verbinden.

CXL 3.0 krijgt onder meer ondersteuning voor de PCIe 6.0-standaard, die een maximale bandbreedte van 64GT/s biedt, wat voor een x16-interface neerkomt op 128GB/s. Dat is een verdubbeling ten opzichte van de voorgaande versies van CXL, die allemaal gebaseerd waren op PCIe 5.0. Dit is bereikt door PCIe over te zetten naar pam4-signaling. CXL 3.0 gebruikt daarnaast een nieuw flit-format met een hogere packetgrootte van 256 byte om latency te verlagen, net als PCIe 6.0 zelf. Volgens het consortium is de latency hierdoor niet gestegen ten opzichte van CXL 2.0.

Los van de hogere bandbreedte, krijgt CXL 3.0 ook betere peer-to-peer-connectiviteit tussen devices. Zo kunnen apparaten voortaan direct toegang tot elkaars geheugen krijgen, zonder tussenkomst van een host. Met verbeterde memory pooling wordt het daarnaast mogelijk voor verschillende hosts om tegelijkertijd een geheugenpool te benaderen. Het wordt ook mogelijk om meerdere met switches met elkaar te verbinden. Voorheen was het alleen mogelijk om een enkele switch tussen een host en zijn apparaten te plaatsen.

CXL is een open standaard die is gebaseerd op PCIe en functioneert als een interconnect tussen cpu's, gpu's, fpga's, netwerkapparaten geheugen als DDR4 en DDR5 en opslag. Daarbij maakt de standaard cache coherency tussen die devices mogelijk. CXL is vooral bedoeld voor datacenters en is ook geschikt om meerdere servers met elkaar te verbinden. CXL 3.0 ondersteunt bijvoorbeeld tot 4096 verschillende nodes.

Het CXL Consortium wordt onder meer gesteund door grote chipbedrijven als AMD, Arm, Intel, Micron, Nvidia en Samsung. AMD's komende Epyc-serverchips en Intels Sapphire Rapids-processors krijgen allebei bijvoorbeeld ondersteuning voor de CXL 1.1-specificatie. Ook techbedrijven als Google, Meta en Microsoft steunen de standaard.

Reacties (18)

[Roel1966]

Zeker interessant om te lezen dat inmiddels PCI-E v. 6.0 al op de hoek staat maar je kan je afvragen of het op dit moment veel nut heeft. Met een beetje geluk word PCI-E v. 4.0 ondersteund en laat staan dat PCI-E v. 5.0 door devices ondersteund word. Dan is het weinig zinvol om extra te gaan betalen voor een moederboard met PCI-E v. 5.0 of hoger. Dus ergens een beetje jammer dat fabrikanten van externe devices zoals videokaarten eigenlijk achterlopen.

[Slaiter]

Voor de consument is al dat bandbreedte geweld eigenlijk ook vaak overkill. Uitzonderingen natuurlijk daargelaten. Het is met name interessant voor bedrijven die met veel dataverkeer te maken hebben, zoals de in het artikel aangegeven datacenters. Met name daarvoor de hoge bandbreedte erg interessant.

[Roel1966]

Voor de consument is al dat bandbreedte geweld eigenlijk ook vaak overkill.

Mee eens want in veel situaties zal de snelheidswinst te minimaal zijn t.o.v. wat je uiteindelijk meer betaald voor dat stukje extra bandbreedte.

[analog_]

Wij hebben netwerk appliances met meerdere Mellanox 6 kaarten voor 100+ gbit poorten. De winst is dat de bandbreedte gewoon nodig is en dat dit efficienter/goedkoper is dan een berg kleine poorten aggregraten.

[Damic]

Pci-e is niet meer richting consument maar datacenters. Dat zijn de groot verbruikers in bandbreedte alles wat de consument nog krijgt is druppels omdat het toch in de IO-controller zit.

We zien het nu al met pci-e 5 dat de meeste borden zo'n mix zijn van pci-e 5 4 en 3 om de kosten te drukken. Dit gaat bij pci-e 6 en 7 nog erger worden dat wrs de standaard pci4 is en al de rest mag je serieus voor bij betalen. Bord met full pci-e 6 of 7 spec zal wel gemakkelijk 1000€ worden.

[Roel1966]

Dit gaat bij pci-e 6 en 7 nog erger worden dat wrs de standaard pci4 is en al de rest mag je serieus voor bij betalen. Bord met full pci-e 6 of 7 spec zal wel gemakkelijk 1000€ worden.

Dat is precies wat ik bedoel dat je je als consument dan kan gaan afvragen of de extra bandbreedte t.o.v. het prijskaartje zich loont. Het is dan meer het idee dat je het z.n. 'laatste nieuwe' hebt dan dat het daadwerkelijk een snelheidsvoordeel kan bieden.

[dieAndereGozer]

Zeiden we dat ook niet over PCIe 2 en 3?

[Damic]

Toen waren er nog geen zaken dat een volledige pci-e bus vol trekt nu heb je 100Gb transceivers en meestal heb je niet 1 maar 2 of zelfs meer in een server zitten. Dan nog een hoop ssd's en je pci-e bus zit vol.

[dieAndereGozer]

Sure, maar het werd toen ook gezegd, dat pcie 3 wel 700 euro per bordje zou gaan kosten en weet ik wat.

Massa is kassa, als ze dan toch bezig zijn met die borden eruit te stampen, maak ze dan allemaal gelijk. Minder complexiteit en minder kosten. Natuurlijk gaan ze meer vragen aan het begin, maar dat zal wel weer overgaan.

[Annihlator]

Gezien het interconnect ding lijkt dit mij ook eerder iets voor bijvoorbeeld blades of andere (semi-)modulaire opzetten op zon manier onderling te kunnen verbinden dan dat het zal gaan puur om de verhoging van bandbreedte

[MacKevin11]

Een mogelijk voordeel voor de consument zit 'm hier (voorlopig) vooral in de bandbreedte per lane denk ik. Voor een graphics card voldoet (over het algemeen) 16GB/s. Dat kun je behalen met 16x PCIe 3.0, of 8x PCIe 4.0. Over het algemeen ondersteunen Intel CPU's 16 of 20 lanes direct van de CPU. Als NVidia de komende generatie graphics cards zou voorzien van PCIe 6.0, dan zouden 2 lanes (2x PCI 6.0 = 16 GB/s) al voldoende kunnen zijn. En kunnen de andere lanes gebruikt worden voor bijv. SSDs of netwerk kaarten.

[Reactie gewijzigd door MacKevin11 op 23 juli 2024 11:33]

[Roel1966]

Ik snap wat je bedoeld net als b.v. bij de RTX3050 die 'maar' 8x PCI-E 4.0 lanes gebruikt en toch vergelijkbaar vrij goed presteert door de hogere bandbreedte. Alleen tja je betaald wel ook extra ervoor althans een vergelijkbare RTX2060 is sneller met een lagere bandbreedte.

[Myri]

Dus CXL Spec 1.1 wordt nu bijna beschikbaar voor AMD & Intel
CXL 2.0 is dan weer 3 jaar? Dan zijn we 6 jaar verder voor we wat gaan zien van CXL 3.0?
Lijkt me wel een redelijk lange periode? Of zie ik dat verkeerd?

[Roel1966]

Ik dacht al hetzelfde.

[Slaiter]

Is gerelateerd aan de 'roadmap' van PCI-E waarbij de bandbreedte om de drie jaar ongeveer verdubbeld.
zie onderstaande onderstaande link:
https://cdn.videocardz.com/1/2022/06/PCI-Gen7-speed.jpg

[Reactie gewijzigd door Slaiter op 23 juli 2024 11:33]

[Damic]

Het zou me niet verbazen als AMD/Intel/nVidea/Altera/... de CXL2.0 spec gewoon overslagen en direct naar 3.0 gaan. CXL2.0 is zelfde bb maar dan meer functies als CXL1.1.

[SkyStreaker]

Tenzij we in de toekomst niet ook veel energiezuiniger gaan werken, waarin gewoon echt meer innovatie nodig is, is het nut van opgewaardeerde toepassingen hiervan vrijwel nutteloos. CXL 3.0 lijkt namelijk, wat mij betreft, iets waar wij als gewone gebruiker minstens al een 2500w PSU nodig gaan hebben.

[Reactie gewijzigd door SkyStreaker op 23 juli 2024 11:33]

[lazybones]

Dit heeft natuurlijk niets te maken met stroomverbruik maar het mogelijk maken van hogere bandbreedtes tussen nodes. Op systemen die minder bandbreedte nodig hebben kan dat in theorie zelfs een lager verbruik betekenen omdat er minder lanes nodig gaan zijn.