Samsung Electronics heeft zijn eerste dram-module getoond die gebruikmaakt van de CXL 2.0-interconnectstandaard. De 128GB-chip is bedoeld voor gebruik in servers en datacenters om meer capaciteit en bandbreedte te kunnen leveren voor het reguliere dram.
De CXL 2.0-geheugenmodule werkt op het Intel Xeon-platform en maakt gebruik van de tweede versie van de Compute Express Link-interconnect, die in 2020 werd uitgebracht. Dat is een PCIe 5.0-standaard die het onder meer mogelijk maakt om cpu's en accelerators met elkaar te verbinden. De module heeft een x8-interface en biedt een maximale bandbreedte van 35GB/s voor gegevensoverdracht. De interconnect maakt ook grotere geheugenhoeveelheden mogelijk, omdat er meer geheugen kan worden toegevoegd dan het aantal geheugenkanalen van een processor toelaat.
In tegenstelling tot zijn voorganger biedt de 2.0-versie van CXL ondersteuning voor memory pooling. Dat is een geheugentechniek waarmee het mogelijk wordt om diverse geheugenpools te creëren, zodat hosts verschillende pools kunnen benaderen op basis van hun behoeften en vereisten. Samsung zegt dat het de dram-module later dit jaar in massa gaat produceren.
Vorig jaar kwam Samsung al met een DDR5-module voor de eerste CXL-versie. Deze heeft een capaciteit van 512GB en een Enterprise and Data Center Standard Form Factor. In 2022 werd ook de CXL 3.0-standaard aangekondigd. In tegenstelling tot de eerdere twee versies werkt deze met PCIe 6.0, die een maximale bandbreedte van 64GT/s biedt, wat voor een x16-interface neerkomt op 128GB/s.