Intel en AMD gaan nauw samenwerken aan 3GIO

Intel heeft bekend gemaakt dat AMD de eerste "key contributor" is geworden van het 3GIO project. Dit wil zeggen dat de tweede grootste naam op het gebied van desktop processors een relatief grote hoeveelheid inspraak krijgt op de final versie van de 3GIO (Arapahoe) specificatie, die vanaf 2004 moet beginnen met het vervangen van PCI. AMD zal niet worden toegelaten tot de werkgroep die de specificatie opstelt, bestaande uit Intel, IBM, Compaq, Dell en Microsoft, maar de nieuwe rol van het bedrijf geeft hen significant meer invloed dan het PCI SIG lidmaatschap waar men het voorheen van moest hebben. De bedrijven zeggen absoluut geen plannen te hebben concurrerende standaarden te maken, sterker nog, ze willen dat de twee elkaar aanvullen en bijstaan, HyperTransport chips werden dan ook vrolijk getoond tijdens het IDF. De vreedzame samenwerking wordt als zeer positief gezien door de twee chipbakkers; door elkaar niet te bevechten op het gebied van I/O kunnen ze de markt stimuleren en beide meer processors verkopen:

When Intel pushed 3GIO last month to get the PCI SIG to draft a preliminary spec, many analysts and industry officials thought this was an gauntlet thrown at the feet of the HyperTransport Consortium, spearheaded by AMD. But Gregory said Intel has no intention of trying to make 3GIO push HyperTransport out of the I/O interface space.

"Each has its strengths to serve different segments of the market. There is some overlap in chip-to-chip I/O interface, but we prefer to look at this as complementary rather than competitive," he added.

AMD's Neuts responded that HyperTransport is already being implemented today and will be well established by the time the final 3GIO spec is approved and the first systems are deployed in 2003. However, far from trying to use its head start to push out 3GIO, HyperTransport is looking for the other I/O standard to meet the high-speed interface requirements for PC subsystems that the AMD-promoted standard is reluctant to tackle.

Bedankt voor de tip MuunDruulSqwuup!

Reacties (25)

[Strebor]

Ik vind dit een geweldige vorm van smaenwerking en vind ook dat andere concerns hier een voorbeeld aan moeten nemen. Uiteindelijk heeft iedereen hier baat bij.

Neem nou het gezeur over DVD recordable standaarden als voorbeeld. Door het getouwtrek duurt het veel langer voordat een standaard aan de consument kan worden voorgelegd. Verschillende standaarden zorgen ervoor dat er wordt getwijveld en daardoor blijven zowel de aankopen uit en de prijzen dus hoog.

[RetepV]

Neem nou het gezeur over DVD recordable standaarden als voorbeeld.

Hehehe, de DVD recordable is een perfekt voorbeeld van hoe een mooi samenwerkingsverband uit elkaar kan vallen. Er was echt onderling een afspraak gemaakt hoor bij DVD-r's, alleen duurde het sommige bedrijven te lang en toen hebben ze maar besloten tegen de afspraken in zelf iets op de markt te brengen. Dat kan met Intel en AMD net zo goed gebeuren. Afspraken zijn mooi als ze gehouden worden, maar opportunisme is troef.

[Verwijderd]

Is PCI wel zo'n prioriteit-bottleneck?

Ik vind het goed dat de 2 hoofd-cpu-bakkers de hoofden daarvoor bijelkaar steken maar vind wel dat er belangrijkere issues zijn.

Kijk dan eerst naar de AGP en North en Southbridge data uitwisseling flessenkop. De XBOX bewijst dat met een aangepaste (moederbord)architectuur er veel efficienter kan worden gewerkt. Daaruit vloeit the Nforce voort. Maar zolang die niet met geintegreerde GF3 versies te krijgen is is dat denk ik nog niet echt super interessant.

Ik denk dat je steeds meer geintegreerde oplossingen krijgt zoals de Nforce ( die niet alleen de GF2MX maar ook nog 5.1 sounds gaat integreren ). Daarom is het misschien verstandig , ook met de komst van de 64bit families, eens een kritisch oogje op de huidige computer architectuur te werpen.

En hoe beter dan AMD en Intel dat samen te laten uitwerken tot een gestandariseerde next-gen oplossing.

[apa]

Tuurlijk is dat belangrijk. PCI wordt voor veel meer gebruikt dan om NIC's en soundkaarten in te pluggen hoor! De meeste chipsets vandaag de dag gebruiken de PCI-bus om te communiceren tussen north- & southbridge... Aangezien de snelheid van die bus erg beperkt is, vormt dit een enorme bottleneck!

HyperTransport is een technologie die op dat vlak verandering poogt te brengen. HT zorgt voor meerdere kanalen die gebruikt kunnen worden tussen verschillende componenten. Eigenlijk is HT nooit echt bedoeld geweest om externe componenten toe te voegen aan een systeem, maar eerder als technologie om interne componenten efficiënter met elkaar te laten communiceren. Er zijn wel een aantal concurrenten van HT: SiS heeft de 2 bridges op 1 chip geïntegreerd en haalt zo een veel hogere snelheid; VIA heeft ook een of andere technologie in gebruik; ... nVidia is een van de eerste die HT gaat gebruiken in desktop-systemen om de bridges te verbinden.

AGP verbeteren? Waarom? Die snelheid is ook beperkt... Bovendien vind ik het niet handig dat de grafische kaart een verschillend formaat heeft dan de andere componenten. Vroeger waren grafische kaarten ook in PCI formaat. Op zich erg handig toch? Dan kan je 3 identieke kaarten kopen en allemaal inpluggen. Nu moet je 1 AGP kaart kopen en een of meer PCI kaarten. PCI is inderdaad veel te traag om grafische kaarten in te pluggen tegenwoordig: daar ligt net het probleem dat met 3GIO moet worden opgelost.

[Verwijderd]

Intel zal ook wel moeten gaan samenwerken. AMD krijgt een steeds groter marktaandeel en is nu zoals dat heet een "interessante" speler op de markt van procs. Aangezien Intel een van de initiatiefnemers is van Araphoe en graag ziet dat dit protocol algemeen geaccepteerd gaat worden, is het nogal logisch dat ze AMD vragen in de werkgroep mee te doen. Hoe breder de draaggroep hoe beter de kans op succes. Als ze dit nu kunnen voortzetten heb je goede kans dat er meer standaarden komen in busprotocollen, en dat is voor de hele pc wereld een goeie zaak

[Cyberjunkie]

de werkgroep die de specificatie opstelt, bestaande uit Intel, IBM, Compaq, Dell en Microsoft

Tja, pas maar aan: Intel, IBM, Hewlett Packard, Dell en Microsoft...

Ik vraag me af of die werkgroep ook zo verrast is dat ze nu opeens met HP te doen krijgen.

[Beaves]

IMHO konden Intel en AMD ook niet anders, als je ziet hoeveel verwarring er vroeger geweest is met VESA Local bus en PCI wil je dat niet nog een keer mee maken, zeker de hardware fabrikanten willen dat niet, die hebben steeds minder tijd hebben om nieuwe producten te ontwikkelen, laat staan voor twee verschillende I/O standaarden.

[reactie op Edwin]
Dat bedoel ik toch niet, ik bedoel dat men vroeger mobo's had met daarop 3 verschillende bussen (PCI, Vesa LB en ISA) en er was toen nog niet echt duidelijk wie (Vesa of PCI) ging winnen waardoor je dus een hoop verschillende kaarten kreeg. Dat was dus niet handig voor de hardware fabrikanten, dat bedoel ik.
[/reactie op Edwin]

[Loft]

Ik denk niet dat je VESA en PCI moet vergelijken

Er was destijds ISA en de mogelijk van de duurdere en snellere EISA.

Om een snellere variant voor ISA te vinden is zijn er een aantal ontwikkelingen door verschillen de fabrikanten op touw gezet/
VESA is de bekenste, maar moest in het begin concureren met OPTI-localbus.
Daar is een vergelijkbaar verhaal van VHS en V2000 over te schrijven. OPTI is sneller dan VESA, maar VESA heeft meer ondersteuning, dus dat won die strijd.

Pas daarna is er een opvolger voor VESA gekomen en dat is PCI, die 2 hebben echter nooit een echte concurentiestrijd hoeven voeren omdat het opvolgers zijn, geen concurenten

[Verwijderd]

Stel je voor, een moederplankje met 6 3GIO sloten ?!! Dat zal nog een hele klus worden om dat geheel van een breed datapad te voorzien. Tegen de tijd dat dergelijke plankjes op de markt komen zullen de processoren, fsb'tjes e.d. een flinke revolutie moeten hebben doorgemaakt!

[bennierex]

Over 4 jaar zal dat heus zo'n probleem niet meer zijn, gezien de snelheid waarmee dit soort ontwikkelingen tegenwoordig gaan...

[dion_b]

Valt helaas best mee. In 1995 had je met de P66 voor het eerst een 66MHz FSB. Die is pas rond 1998 tot 100MHz opgekrikt (i440BX, AladdinV, MVP3); 100 naar 133 ging dan weer vrij snel (2000 was het zover), maar 133 naar 166 is nog steeds nergens echt gangbaar (P4 met RDRAM op 200MHz draait nog steeds maar op 100MHz FSB met quad-pumping).

Er wordt wel wat aangemodderd met DDR en andere vormen van hogere informatietransport per kloktik (quad pumping), maar dat lost het probllem niet op; DDR is hooguit 25% sneller dan SDR (m.i. is de '200'/'266'MHz FSB van de Athlon en de '400'MHz van de P4 zuiver misleiding en bedrog), de quad pump van de P4 is niet slecht, maar ik durf te wedden dat een SDR 400MHz een quad-pumped 100MHz aan alle kanten voorbijfietst.

FSB is dus in 6 jaar maar verdubbeld (al tel je de meest indrukwekkende multi-pumping mee, je komt niet hoger dan een verzesvoudiging), terwijl de CPU speed 30 keer hoger ligt. Die twijfel over hoe je een 3GIO van data voorziet is dus zeer terecht. Want voor I/O is de CPU speed veeeeel minder belangrijk dan de FSB.

[Robin]

Het is maar goed dat ze samenwerken, want zo krijg je dus een standaard ontwerp en niet dat iedereen m.b.v de arapahoe techniek een ander ontwerp gaan maken.

[Verwijderd]

Kijk zo mag ik het graag zien, eindelijk gaan die 2 eens samen werken

Eerst zien dan geloven!

[paella]

Beetje gejat van de verkeersveiligheidsorganisatie, die naam.

[Dedovekwartel]

Het zal wel een moeizame samenwerking worden, maar uiteindelijk zullen die 2 chipbakkers er zelf beter van worden en betere producten op de markt zullen zetten. Immers stilstand is achteruitgang en met 2 standaarden schiet er niemand mee op, nietwaar ?