Western Digital en Kioxia, het voormalige Toshiba Memory, hebben hun zesde generatie nandgeheugen gepresenteerd. De nieuwe generatie gebruikt 162 lagen, dat was 112 lagen bij de vorige generatie.
Volgens de geheugenfabrikanten, die al twintig jaar samenwerken, zijn geheugenchips met nand van de zesde generatie 40 procent kleiner dan die van chips met nand van de vorige generatie, bij dezelfde capaciteit. Dat komt door het stapelen van meer lagen en een toename van tien procent in laterale dichtheid van de geheugencellen.
De fabrikanten schrijven in een persbericht dat ze een Circuit Under Array CMOS-ontwerp toepassen, waarbij aansturingslogica onder de geheugencellen wordt geplaatst; dat moet de programmeertijd voor bits verkorten. Micron en SK Hynix doen dat al langer bij hun nandgeheugen. Volgens WD en Kioxia verbetert dit de prestaties en de read latency. De fabrikanten claimen een prestatiewinst van 66 procent als het gaat om i/o-prestaties, ten opzichte van de vorige generatie. De read latency zou met tien procent gereduceerd worden.
Door alle verbeteringen worden er ten opzichte van de vorige generatie per wafer 70 procent meer bits geproduceerd, zeggen de geheugenmakers. Hoeveel bits per cel het geheugen bevat, melden de fabrikanten niet in hun persbericht. Het nandgeheugen van de vijfde generatie betrof tlc-nand met drie bits per cel.
Wanneer er ssd's met het nieuwe nandgeheugen uitkomen, is nog niet bekend. Het BiCS5-geheugen van de vorige generatie zit onder andere in de Kioxia Exceria M.2-ssd's. Dat zijn relatief goedkope NVMe-ssd's.