Sk Hynix ontwikkelt nandflash met 176 lagen voor snellere en goedkopere ssd's

Sk Hynix meldt een nandflash van 512Gbit ontwikkeld te hebben op basis van 176 lagen. Volgens het Koreaanse chipbedrijf leidt de chip tot lagere kosten voor nandgeheugen en maakt deze hogere doorvoersnelheden mogelijk.

Het gaat om de derde generatie van nandflashgeheugen dat SK Hynix onder de noemer '4D' produceert. In 2018 begon de fabrikant met dit type geheugen, toen met 96 lagen om tot 512Gbit te komen en vorig jaar volgde 128-laags nandflash. Tegenover die generatie zou de 176-laags opvolger 20 procent hogere snelheid bij het uitlezen van de geheugencellen bieden.

De doorvoersnelheid van het nieuwe geheugen zou met 33 procent toenemen tegenover de vorige generatie, tot een totaal van 1,6Gbit/s. SK Hynix wil halverwege volgend jaar de productie van het geheugen voor smartphones en andere mobiele producten starten, daarna moeten de consumentenmarkt voor ssd's en de enterprisemarkt volgen. Door de grotere hoeveelheid lagen neemt de bit productiviteit toe: het bedrijf kan meer geheugen uit wafers halen, waardoor de kosten kunnen dalen.

SK Hynix gebruikt de marketingnaam 4D om 3D-nand op basis van charge trap flash met periphery under cell-technologie aan te duiden. Bij periphery under cell plaatst het bedrijf de aansturingslogica van de geheugencellen onder het nand, waardoor de dichtheid toeneemt. Bij de toename van het aantal lagen met geheugencellen, wordt het moeilijker om gaten door de lagen te boren, meldt SK Hynix verder. Het bedrijf heeft daarom de tussenlagen zo dun mogelijk gemaakt, maar dit kan weer tot interferentie leiden. Om de prestaties en betrouwbaarheid toch op peil houden past SK Hynix verschillende technieken toe, waaronder het aanpassen van de spanningen op basis van de eigenschappen van de lagen.

Reacties (22)

[ocf81]

Wellicht interessant om te vermelden dat dit om TLC geheugen gaat.

[atthias]

dat maakt het zeker interesant QLC is niet zo handig voor gaming heb ik begrepen?

[Xfade]

Met gamen zal je geen verschil merken.

[Jeanpaul145]

Nog niet, maar dat komt vooral omdat verreweg de meeste games (> 95%) geschreven zijn met als aanname een HDD als opslagmedium.

Dat gaat dus veranderen met de nieuwe generatie consoles, en het werd eens tijd ook.

[MSalters]

Hoe gaat de nieuwe verzameling consoles een verschil maken tussen TLC en en QLC?

[Jeanpaul145]

Waar heb ik het gehad over TLC vs QLC geheugen?
Ik denk dat hetzelfde geldt als bij andere applicaties: QLC kan wat trager zijn, en slijt sneller. Voor concrete performance metrics zullen we moeten wachten op de juiste games.

[MSalters]

Atthias stelde dat QLC niet handig voor games was, Xfade zegt (terecht) dat QLC en TLC voor games geen verschil maken, en jij bent het niet met Xfdade eens. Dat is dus waar jij het hebt over het verschil tussen QLC en TLC.

En QLC is langzamer bij schrijven. Lezen maakt in principe niet uit, afgezien van het feit dat QLC wat meer budget-technologie is en dus ook vaker met budget controllers wordt gecombineerd.

[atthias]

oke dank je wel las ergens anders dat het aantal keer at je kunt schrijven naar een cell te laag was of is dat meer bij export import van veel files


volgens het artikel as het ook gamers relevant

[Xfade]

Het Total Bytes Written is wel lager ja. Maar wil je een 1TB QLC schijf af krijgen binnen de garantie van 3 jaar dan moet je nog elke dag zo'n beetje 330GB schrijven. En dat gaat je niet lukken met gamen.

[Reactie gewijzigd door Xfade op 24 juli 2024 21:16]

[atthias]

duidelijk bedankt

[Marctraider]

Parallelizen van chip (delen) met een goede controller zorgt voornamelijk voor 'snellere' disks.

Alhoewel voor gamen zelf de read latency veel belangrijker is dan sustained lezen (In-game asset loading en minimizen van stutters op bad game engines)

Over het algemeen is SLC, MLC
e.d. vooral interessant voor betrouwbaarheid vs opslag/euro.

Maar het kan weldegelijk ook effect hebben op latency.

[Reactie gewijzigd door Marctraider op 24 juli 2024 21:16]

[atthias]

duidelijk hartelijk bedankt voorn je in depth uitleg

[ocf81]

Het is vooral interessant m.b.t. endurance en schrijfsnelheid. Je kan dus sneller schrijven en meer schrijven als je minder bits per cell weg moet schrijven. Dus bij systemen waar je meer zekerheid wil wil je minder bits per cell.

[atthias]

duidelijk dankjewel

[Rob Coops]

Het klinkt er naar dat men eerst stapelt en dan boort. Als dat zo is kan ik me helemaal voorstellen dat het best lastig is om zulke kleine gaatjes te boren in een relatief dikke plak materiaal.

Ik zou toch verwachten dat de stapel in twee delen splitsen en dan na het boren de gaatjes uitlijnen en op elkaar plakken een stuk je minder lastig zou zijn. Maar natuurlijk wel een extra stap en dat is ook weer niet ideaal. Al denk ik wel dat men wel zal moeten als men naar de 200+ lagen toe wil.
Dat je niet ieder laagje op zich van gaatjes voorziet en stapelt snap ik helemaal maar een stapeltje te gelijk lijkt me best makkelijker dan altijd maar dikkere plakken moeten verwerken.

[cold_as_ijs]

ze gebruiken lithographie, dus geen stapelen en boren maar laag voor laag opbouwen. Ze belichten een foto resist op plekken waar ze bepaald materiaal willen toevoegen of verwijderen afgewisseld met een stap om op te dampen etc..
De uitdaging bij 3D NAND zit hem in het feit dat je wafer enorm vervormt naarmate je meer en meer lagen toevoegt. Vandaar dat je door de jaren heen het aantal jaren zo gestaag stijgt.

[Mindstorms]

Dit is voor "normale chips" inderdaad waar, maar voor 3D NAND klopt het niet: daar is het wel degelijk eerst alle lagen neerleggen en dan etsen. Zie bijvoorbeeld dit filmpje: https://m.youtube.com/watch?v=ANHzVOiUwGI . Het klopt wel dat het kromtrekken bij dit soort wafers een groot probleem is, vooral voor de lithografiestap.
Een andere reden waarom het aantal lagen beperkt stijgt is de toenemende weerstand in de steeds hoger wordende stack.

Edit: Ik had het woordgebruik van Rob overgenomen, maar het is inderdaad etsen in plaats van boren. Mijn punt was dat het productieproces van 3D NAND verschilt van andere chips doordat je eerst heel veel lagen neerlegt en dan pas de gaten maakt (belichten & etsen). Normaal gesproken is het (grofweg) laagje opbouwen, belichten, etsen, volgende laagje, wat nogal een verschil is.

[Reactie gewijzigd door Mindstorms op 24 juli 2024 21:16]

[cold_as_ijs]

dat heet etsen, en is iets anders dan boren
maar denk dat dit gewoon is wat jullie bedoelen. En inderdaad door 176 lagen recht naar beneden etsen is natuurlijk ook een uitdaging.

[Faloude]

Even vanuit een antropologisch hoek: ik vraag me af hoe je tot deze kennis bent gekomen over chipbouw.

[Reactie gewijzigd door Faloude op 24 juli 2024 21:16]

[Rob Coops]

Toch raar dat het artikel letterlijk zegt dat: "Bij de toename van het aantal lagen met geheugencellen, wordt het moeilijker om gaten door de lagen te boren,"

Dan enk ik toch dat er wel echt geboord zal worden ook omdat men het er over heeft dat een interconnect dor de lagen heen moet werken en dat deze dus ook beinvloed wordt door de isolatie lagen tussen de halfgeleider langen.
Nu weet ik niet veel meer over hoe deze processen werken anders dan dat een wafer in een machine bewerkt wordt tot er aan de andere kant een wafer met chips uitrolt dus geloof ik helemaal wat je zegt want ik weet simpel weg veel te weinig van het verhaal af om daar commentaar op te leveren. Maar toch vraag ik me af waarom SKHynix zo iets dan zou zeggen.
Daar naast vraag ik me af hoe de isolatie lagen dan werken kunnen die door middel van etching wel geleidend gemaakt worden? Geen idee zo als ik al zei maar het lijkt me persoonlijk toch een wel haast magisch iets als je een isolerende laag selectief geleidend kan maken door middel van een etching process.

[SpiceWorm]

Loopt de toename van het aantal lagen lineair op met de max opslagcapaciteit?

Ik heb het idee dat we in 2011 512GB ssd's hadden in één laag en nu hebben we 160+ lagen en nog steeds ssds's van max 2TB.

Ik zou 160 x 512GB verwachten nu. Iemand hier meer zicht op?

[MSalters]

Nee, dat merk je correct op. Eén van de ontwikkelingen in flash is dat ze niet meegaan naar de 7/5 nm nodes waarop GPU's momenteel gemaakt worden. Sterker nog, er is vaak zelfs een stapje terug gedaan. Als je chips groter zijn heb je ook meer marge bij het stapelen.

Het voordeel is dat er zat oude fabrieken beschikbaar zijn. 1 TB SSD is daardoor prima betaalbaar geworden.