Intel begint levering dualcore Itanium-processors

Intels nieuwe Itanium 2 wordt inmiddels naar de belangrijkste klanten verstuurd, zo hebben bronnen bij de processorreus gemeld. De Montecito's maken straks deel uit van de Itanium 2 9000-vloot. Ergens in de derde week van juli - 'de achttiende', zo fluisteren stuurlui aan Taiwanese wal - worden officieel de champagneflessen stukgeslagen. De Montecito is een op 90nm gebakken dualcore slagschip met tot 24MB L3-cache, en is gebouwd rond Intels IA64-architectuur. De bouw van Intels vlaggenschip heeft de nodige vertraging opgelopen, maar kan nu eindelijk het ruime sop kiezen om te proberen te bewijzen dat de bijnaam 'Itanic' hem onwaardig is. De Itanium 2 moet tweemaal zoveel kunnen presteren als de huidige Itaniums; naast de enorme cache beschikt de plak silicium inwendig onder andere over verbeterde multithreadingcapaciteiten, virtualisatie- en powermanagementtechnieken. Er staan versies met TDP's van respectievelijk 100W en 130W op stapel.

De onlangs te water gelaten Xeon 5100 Woodcrest vist op 2p-servers en -werkstations in de grote x86-oceaan, om daar de concurrentie aan te gaan met AMD's Opteron 2xx's en de binnenkort te verwachten Opteron 22xx's. De Itanium 2 stoomt op naar exotischere wateren, waarin zich highendservers en supercomputers ophouden. Daar zal de Montecito in het vaarwater terechtkomen van IBM's Power 5 en Suns UltraSparc 4+. Voor 4-way en hoger in het x86-segment wordt door Intel de laatste hand gelegd aan de Xeon MP Tulsa, die in het derde kwartaal moet uitvaren. De Tulsa's zijn op 3,4GHz geklokte 65nm dualcore Netburst-chips met een gedeelde L3-cache, die in groottes van 4MB tot 16MB meegebakken wordt.

Reacties (18)

Leftblank

30 juni 2006 18:40

Wat ik me nou altijd afvraag bij deze plaatjes; waarom worden er bij zulke server/workstation cpu's nogsteeds een soort van slot-in gebruikt en niet gewoon de 'ouderwetse' pinnetjes/kuiltjes zoals bij de desktopvarianten?

Verwijderd @Leftblank • 30 juni 2006 18:54

Omdat deze procs in blades komen en er een grotere controller printplaat (door het vele troep wat aanboord zit) nodig is(athans dit is met mijn boer logische verstand)

leonbong @Verwijderd • 1 juli 2006 11:41

Itaniums in blades. Ik ben het nog nooit tegengekomen. Blades zijn meestal veel goedkope CPU's in een kast.
Nou goedkoop en Itanium kunnen al niet in één zin gebruikt worden.

ninjazx9r98 @leonbong • 1 juli 2006 18:53

Dat je ze nog niet tegen bent gekomen wil nog niet zeggen dat ze er niet zijn

http://h18004.www1.hp.com...bl/p-class/60p/index.html
Bovendien zijn blades niet 'veel goedkope CPU's in een kast' maar zijn het volwaardige systemen die je in een chassis schuift.

Verwijderd @Leftblank • 1 juli 2006 13:38

Misschien is dat handig als je ze 'hot' wilt swappen.

Verwijderd 30 juni 2006 18:19

Wel het is zeker een poetische aankondiging te noemen en als de nieuwe AMD processoren later niet gediscrimineerd worden is er niets op tegen.

Klaarblijkelijk is de reviewer onder de indruk

kahm-jai 30 juni 2006 20:06

24MB L3 cache... in plaats van een on-die geheugencontroller het RAM naar de die slepen?

Verwijderd @kahm-jai • 1 juli 2006 12:08

Veronderstel een Montecito met mem controller en één zonder maar met L3-cache

Een ondie mem controller verlaagt de latency van bvb. 200 naar 100 klokpulsen. Veronderstel dat je 5% van je tijd in het geheugen spendeert: dat is gemiddeld een latency van 5 klokpulsen

Een L3-cache vangt 4% van die 5% op in 20 klokpulsen. Dat betekent dat je 4%x20 + 1%x200= 2.8 kloks latency hebt. Bovendien zijn caches heel zuinig en verbruik je minder als je minder naar het geheugen moet.

De cijfers zijn maar voorbeelden, maar het geeft wel aan waarom een L3-cache zeker kan helpen in typische server apps waar je een heleboel threads hebt .

InjecTioN

30 juni 2006 18:16

WTF!!! 24MB L3 cache...

dit is gewoon FUCKING té VEEL!!! (of toch niet??)

is er een goede theorie waarom er zoveel in zit?

andyy @InjecTioN • 30 juni 2006 18:18

niet voor workstations

Verwijderd @InjecTioN • 30 juni 2006 18:34

Wil ik hebbe

dmantione @InjecTioN • 1 juli 2006 09:19

Instructies op een Itanium zijn nogal groot (er passen er tot 3 in 128 bits). Daardoor passen er minder instructies in de cache dan bij x86, en heb je dus mee nodig voor hetzelfde effect.