Intel heeft vandaag bevestigd dat het alle toekomstige Itaniums heeft uitgesteld. De dual-core Montecito wordt van begin naar midden 2006 verplaatst, zijn opvolger Montvale (die eerder al werd gedegradeerd van 65nm naar 90nm) zal in plaats van eind volgend jaar ergens in 2007 worden geïntroduceerd, en Tukwila zal vervolgens in plaats van 2007 pas in 2008 verschijnen. Volgens een woordvoerder van het bedrijf is er meer werk nodig om aan de kwaliteitseisen te kunnen voldoen. Eerder is via het geruchtencircuit al bekend geworden dat de eerstvolgende nieuwe Itanium serieuze problemen had met een van zijn meest innovatieve nieuwe features, de Foxton-technologie. Het bedrijf wil niet precies zeggen wat er mis is met de ontwikkeling, maar heeft wel aangekondigd dat de feature uit Montecito is geschrapt. Als gevolg daarvan is de maximale kloksnelheid flink teruggebracht, van 2,0GHz naar 1,6GHz. Het is voor de hand liggend dat de vertragingen de concurrentiepositie van de Itanium ten opzichte van IBM's Power en natuurlijk de goedkopere x86-processors absoluut niet ten goede komt. Gartner-analist Martin Reynolds: 'Intel heeft wat speelruimte, maar ze moeten in beweging komen'.
Het uitstel heeft ook gevolgen voor de plannen op Xeon-gebied. Met de komst van de Itanium Tukwila zou namelijk ook CSI worden geïntroduceerd, de Common System Infrastructure. De langverwachte opvolger van de FSB zou een HyperTransport-achtige architectuur worden met geïntegreerde geheugencontrollers, die ten eerste de schaalbaarheid flink moet verbeteren en ten tweede de mogelijkheid opent om Xeon- en Itanium-chips op dezelfde moederborden te gebruiken, eventueel zelfs tegelijkertijd. Samen met Tukwila is echter ook CSI uitgesteld naar 2008, waardoor de voor 2007 geplande quad-core Xeon MP 'Whitefield' ineens geen infrastructuur meer had. Om die reden is Whitefield van de roadmap geschrapt en vervangen voor een nieuwe codenaam: Tigerton. Deze chip krijgt een zogenaamde 'dedicated high-speed interconnect', wat wil zeggen dat ieder socket zijn eigen verbinding met de chipset krijgt. Op dit moment ondersteunt het MP-platform al een dubbele FSB, maar het lijkt er dus op dat dit in afwachting van CSI een viervoudige moet gaan worden.
