Intel opent CSI-specificatie voor coprocessors

The Register meldt dat Intel zijn CSI-technologie open gaat zetten voor coprocessors van derden, net als AMD via het Torrenza-initiatief doet. Het bedrijf zou de details volgende week openbaren tijdens IDF, maar schijnt al geruime tijd met zijn partners aan het overleggen te zijn over mogelijke toepassingen van de techniek. CSI is de opvolger van de verouderde FSB en maakt gebruik van geïntegreerde interconnects die maximaal 6,4 gigatransfers per seconde ondersteunen. Ter vergelijking: de nieuwe versie van HyperTransport die AMD eind volgend jaar gaat gebruiken voor K8L ondersteunt 5,2 gigatransfers per seconde. Het tweede kernpunt van CSI zijn geïntegreerde geheugencontrollers gebaseerd op FB-DIMM. Volgens geruchten zullen dit er maar liefst vier zijn met ieder twee kanalen, goed voor meer dan 40GB/s aan bandbreedte per socket. Uniek is verder dat CSI compatible zal zijn met zowel Xeon als Itanium, waardoor ontwikkelkosten bespaard worden en het makkelijker wordt om van het ene naar het andere platform over te stappen.

Het grote probleem van CSI is dat het laat komt: de techniek zal voor het eerst opduiken bij de Itanium Tukwila, die pas in 2008 verwacht wordt. Het gros van de markt moet er zelfs nog langer op wachten: pas in 2009 wordt de eerste Xeon gebaseerd op CSI verwacht.

Reacties (28)

[Verwijderd]

Volgens verschillende bronnen wat ik op het internet heb gelezen en volgens de site van Intel zelf komt er wel degelijk een CSI-variant samen met een nieuwe Xeon ergens in 2007, echter zal deze enkel de Xeon ondersteunen en niet de Itanium.

"... a new platform in 2007, codenamed “Caneland,” that is planned to include a quad-core processor, codenamed “Tigerton,” based on Intel’s next generation micro-architecture. The Caneland platform is designed to deliver higher performance through a high-speed interconnect, an interface connecting each processor directly to the chipset."

Bron: http://www.intel.com/pres...releases/20051101comp.htm

"Goodbye Whitefield, hello Tigerton...Whitefield (projected for 2H07) was supposed to be the successor to Woodcrest (1H07). While the dual-core Woodcrest will bring the Xeon line onto the new Merom/Conroe architecture, Whitefield was intended to take the line into quad-core territory. Whitefield was also supposed to be the first Xeon processor that sported the unified Xeon/Itanium2 socket design. (Intel's long-term plan is for Xeon and Itanium to share the same socket design and supporting logic, so that a single motherboard can boot either a Xeon or an Itanium processor with only a BIOS tweak.)

Whether it fell to the aforementioned architecture and validation problems or something else killed it, we'll probably never know. But it is dead, and now "Tigerton" will take its place in the same time frame (2H07).

There's no word yet on how many cores Tigerton will feature, but it could be less than four. It's hard to say, though, because Intel is claiming that its performance will be "superior" to that of Whitefield. Tigerton will also have a point-to-point bus that will finally solve the current Xeon line's shared-bus FSB bottleneck. What Tigerton won't have is socket compatibility with Itanium, or an integrated memory controller. Both of these items will be put off for another day."

Bron: http://arstechnica.com/news.ars/post/20051026-5485.html

[Wouter Tinus]

Caneland is nog niet CSI, maar een platform voor vier sockets waarbij iedere processor zijn eigen FSB krijgt. De processors hebben dus geen geïntegreerde geheugencontroller(s) en kunnen ook niet rechtstreeks met elkaar communiceren.

Zie: http://tweakers.net/images/38999

[Verwijderd]

Caneland ondersteund volgens verschillende bronnen wel degelijk een variant van CSI, zelfs Intel geeft dit aan. Het is echter een tussenstap naar de uiteindelijke CSI-variant welke zowel de Xeon als de Itanium ondersteund.

"..Tigerton will also have a point-to-point bus that will finally solve the current Xeon line's shared-bus FSB bottleneck."

Zoals jij het zegt zou er moeten staan:

"..like Woodcrest, Tigerton wil also have a point-to-point bus."

Want of je nu voor 2 sockets elk een apparte FSB hebt of je hebt voor 4 sockets elk een apparte FSB, volgens mij komt dat allemaal op hetzelfde neer.

Bovendien is het wel zeer merkwaardig dat Intel nu ineens de woorden high-speed interconnect gebruikt, terwijl ze dus in feite (zoals jij zegt) gewoon 4x een apparte FSB bedoelen.

[Wouter Tinus]

Als ieder socket zijn eigen bus heeft is er geen spake meer van een "shared bus", dus die quote bewijst niets. CSI bestaat uit seriële interconnects en geïntegreerde FB-DIMM controllers en Caneland/Tigerton heeft geen van beide. Alleen qua timing is het een tussenstap, technisch gezien heeft er niets mee te maken.

[Verwijderd]

Sorry, maar als je het hele verhaal van mijn laatste bron leest zeggen ze toch echt dat Tigerton hetzelfde kan als Whitefield, echter ontbreekt de geïntegreerde geheugen controller en kan hij niet samen met de Itanium werken.

Wat ze echter wel zeggen is dat Tigerton een vergelijkbare high-speed interconnect ondersteund als Whitefield. Er staat immers;

"...Tigerton will also have a point-to-point bus"

En aangezien de performance van Tigerton "superior" is ten opzichte van die van Whitefield mag ik aannemen dat ze dat niet gaat lukken met een FSB omdat je dan nog steeds met een "shared bus" zit in het geval van een quad-core op 1 socket of dual quad-core op 2 sockets etc. en dat is dus niet zo handig want Tigerton gaat de eerste "echte" quad-core processor van Intel worden.

Intel zegt zelf dat elke processor, niet elke socket zoals jij zegt, een rechtstreekse verbinding heeft met de chipset.

"...Caneland platform is designed to deliver higher performance through a high-speed interconnect, an interface connecting each processor directly to the chipset."

@Wouter Tinus - vrijdag 22 september 2006 09:37

Hoezo "verzin" ik dat Whitefield en Tigerton vergelijkbaar zijn? De site zegt ten eerste dat Tigerton ook een point-to-point bus heeft. En ten tweede zeggen ze dat Intel heeft gezegd dat de performance "superior" zal zijn, en superior lijkt me zelfs nog beter dan "vergelijkbaar".

Bovendien noemt Intel het juist helemaal geen point-to-point maar high-speed interconnect, dus hoe jij er bij komt dat deze interconnect nu weer geen echte interconnect als CSI en die van AMD is mij echt een raadsel.

Dus jij gelooft dat Intel tot 2009 (i.c.m. een Xeon) geen antwoord heeft op AMD's hypertransport? Want een quad-core/multi-core processor plaatsen op een ouderwetse FSB (ook al is het per socket 1 FSB) is natuurlijk geen antwoord maar juist verlies van marktaandeel.

Woodcrest heeft het in sommige gevallen al moeilijk genoeg met die ouderwetse FSB, laat staan een quad-core Tigerton met een eenzelfde FSB.

[Wouter Tinus]

Ik heb het hele verhaal gelezen maar haal er gewoon niet uit wat jij er uit haalt. Het woord "vergelijkbaar" verzin je er helemaal zelf bij. Er staat alleen maar dat hij een point-to-point bus heeft in plaats van een shared bus, dat is heel iets anders dan een echte interconnect zoals CSI of ccHT, waarbij processors met elkaar praten in plaats van met een chipset.

Over de performance van Whitefield vs. Tigerton valt weinig te zeggen. Whitefield had veel meer potentieel maar het project is gewoon verknald door de Indiërs die ze er op hebben gezet. Natuurlijk gaan ze dat niet openlijk toegeven, dus komen ze met het verhaal dat Tigerton "beter" is.

Bovendien zegt Intel zelf dat elke processor, niet elke socket zoals jij zegt, een rechtstreekse verbinding heeft met de chipset.

De verhouding processors/sockets is 1:1. Dit is dus precies hetzelfde. Er worden geen cores bedoeld, noch door mij, noch door Intel.

[Verwijderd]

Geweldig artikel, weer iets nieuws.

Waarom worden er steeds meer technieken bedacht om proccessoren te tunen ipv. in 1x een CPU uit brengen die gewoon 5 jaar mee gaat.

[kreator]

...moet iemand je nou echt serieus gaan uitleggen dat dat marktwerking is?

[BarôZZa]

Omdat het ontwerpen en ontwikkelen van een nieuwe processor tegenwoordig steeds meer geld en tijd kost. In de tussentijd is er wel behoefte aan performanceverbeteringen. Daarnaast is het natuurlijk belachelijk om geen optimale prestaties uit de huidige processorarchitectuur te halen. Dat zou totale verspilling zijn van de moeite die in de ontwikkeling is gestoken.

[Olaf van der Spek]

ipv. in 1x een CPU uit brengen die gewoon 5 jaar mee gaat.

Omdat jij ook eerst naar de kleuterschool gaat en niet direct naar de universiteit.

[packman]

Dus eigenlijk gewoon de Intel-kopie van de Hypertransport bus?

[TheCapK]

En dan waren er maar mensen die beweerden dat de geintegreerde controller van AMD geen voordeel was t.o.v. de methode die Intel gebruikte!
Ze nemen het gewoon min of meer over!

[Verwijderd]

Dat de on-die memory controller nog niet nodig is bewijst de core 2 duo nog maar eens weer, en zelfs met de ouderwetse FSB laat het zelfs de FX-62 zien dat het heer en meester is voor gamers.

Ik kan me persoonlijk niet heugen dat een AMD processor qua games zoveel "klappen" krijgt zoals nu. AMD was net zo snel, vaak zelfs (veel) sneller op het gebied van games.

Ben benieuwd wat er gaat gebeuren als Intel met zijn variant van Hypertransport en een on-die memory controller komt.

[d3x]

Of AMD nu wel of niet voor die on-die memory controller gekozen heeft is hun zaak, het is vooral het algemeen design dat de performance van een proc geeft, de memcontroller heeft zijn voordelen en nadelen. Intel heeft gewoon een breder design gemaakt in zijn core, instructieset,decoding,fpu etc dit is een degelijke performer geworden. maar het design heeft nu al grote hiaten, alleen laten weinig software benches deze al zien en alle reviews geven meestal benches na elkaar zonder een volledige deftige load op het systeem te zetten waardoor de core architectuur wel degelijk tot z'n recht komt.

1)fsb heeft zijn limiet, die zie je in desktop niet maar wel op server, hun quadcore voor zowel server als desktop op een lage fsb zetten (1066) en samen plakken is een domme zet voor server en desktop geeft wel weer wat marketing blabla maar denk niet dat de mensen hun vorige samensmelting van cores vergeten is....

2) bij echte multithread faalt heel het design van core, maar zoals gezegd is er weinig software via benches dat dit laat zien, povray zie je dit heel duidelijk cinebench komt dit ook al tot uiting. In een echte produktie omgeving met vmware etc merk je dat al snel bij degelijk gebruik van enkele virtuele os'en dat de perfromance in elkaar zakt. K8 is gewoon beter design om een constante performance te geven.

2) het gebrek aan een degelijke 64bit ondersteuning, zie je natuurlijk weer niet in een desktop omdat er weinig zijn met 64bit (komt pas tot zijn recht in vista) maar 2003 64bit kom je toch al veel tegen in serverwereld. ipv daar wat deftig aan te werken steken ze er een sse4 set in.

[Verwijderd]

@duploxxx

(1) De ouderwetse FSB van Intel heeft idd zijn limiet bereikt, echter doet dit niets af dat de core 2 duo op dit moment beter is.

(2) Bij het echte multithreading zie je echter duidelijk dat de FSB van Intel nog wel degelijk mee kan komen, zelfs een Opteron is in veel gevallen langzamer dan de nieuwe Xeon. En de K8 een beter design? Voor een processor die vele nieuwe technieken gebruikt (lees; on-die memory controller, Hypertransport en SOI productieproces) presteert het volgens mij nogal slecht tegenover een nieuwe processor met oude technieken (lees; off-die memory controller, ouderwetse FSB en een verouderde productieproces).

Zoals ik al zei; ben benieuwd wat AMD nog kan doen als Intel al deze nieuwe technieken ook gaat introduceren. Het is nu immers een oneerlijke strijd in het voordeel van AMD, en zelfs dan verliezen ze vaak de strijd alsnog....

[d3x]

weet jij dan wel wat echte multithread is?

hieronder een voorbeeld van zowel woodcrest tegen opteron als conroe tegen desktop k8... performance van echte multithread is ver te zoeken bij core. dit zie je dus ook in een vmware met meerdere sessies. helaas zijn er geen degelijke games voor echte multithread om es een paar ogen open te trekken, ze zien enkel 32bit single thread en daar is de core goed in, crysis kan hier wel es een heel ander beeld in geven.

het vergelijk van wood is een 3.0 tegen 2.6 opteron, vanaf 2 threads zijn ze bijna evensnel...
http://techreport.com/etc/2006q2/woodcrest/index.x?pg=6

en eentje van de conroe en desktop
http://techreport.com/rev...6300-vs-sff/index.x?pg=13

en dan spreken we nog niet over echte 64bit performance.. progs die er volledig voor geschreven zijn zoals cinebench en povray wint amd 15% performance tov core2duo... dan nog is de aankoop van een e6600 en hoger een goeie zaak maar dan is die zeker niet performanter dan een x2 5000 en dan kan je al afvragen wie er ooit een e6300 of 6400 wil kopen, ben je beter af met een 3800 of 4200 of je moet extreem willen oc'en wat nog geen 5% is van de kopers en dan nog blijft multithrea een probleem mooie performance op je desktop met core als je 1 film omzet, doe er 2 en je systeem ligt plat.....

[Verwijderd]

@ duploxxx

Nee, ik heb er totaal geen verstand van

Waar ik wel verstand van heb is lezen, de links die je plaatst zijn namelijk nutteloos; ik citeer The Tech Report;

"...The margin of victory here appears to narrow as we add threads, but I should be clear: that is no fault of Woodcrest. The newest version of SMPOV takes more time than usual spinning off new render threads, and I'm certain that's why neither system scaled as well as it could have."

Zoals je begrijpt liggen de lage scores niet aan Woodcrest (en dus ook niet aan Conroe) maar meer aan het programma. Beter lezen in het vervolg

[Treenaks]

CSI-technologie?

Krijg ik dan ook zo'n leuk 'Enhance' knopje in mijn fotobewerkingsprogramma?

[Verwijderd]

Zo een functie die van een nummerplaat van 6 pixels plots een perfect leesbare versie produceert

[Treenaks]

Ja, of die foto van mn buurvrouw in de t.. laat ook maar

[SPee]

Ik dacht meer aan onderzoeks methodes.
CSI miami, CSI new york, navy CSI

[Verwijderd]

Om wat voor coprocessors gaat het eigenlijk?

[Verwijderd]

Vrij door copro bakkers te verzinnen. Dus jij hebt een kinetics/physics copro om te gamen, en de dpc-ers nemen allemaal een copro die door boinc wordt ondersteund.

[Olaf van der Spek]

CSI is de opvolger van de verouderde FSB en maakt gebruik van geïntegreerde interconnects die maximaal 6,4 gigatransfers per seconde ondersteunen. Ter vergelijking: de nieuwe versie van HyperTransport die AMD eind volgend jaar gaat gebruiken voor K8L ondersteunt 5,2 gigatransfers per seconde.

En wat zijn die 5,2 en 6,4 in gbyte/s?

Het tweede kernpunt van CSI zijn geïntegreerde geheugencontrollers gebaseerd op FB-DIMM. Volgens geruchten zullen dit er maar liefst vier zijn met ieder twee kanalen, goed voor meer dan 40GB/s aan bandbreedte per socket.

Op het plaatje zie ik 'maar' vier kanalen per socket.

[trogdor]

hangt er vanaf hoe veel bits per transfer lijkt me.

[EaS]

Voor wat er bekend is -betreffende CSI versus ccHT- kun je het wel zo samenvatten:


CSI:

• 6.4 GT/s -> 16-bit link? = 25.6 GB/s aggregate bandwidth/link
• 4 x 16-bits(?) links en 2 x 8-bits(?) links
• Directory based protocol

HT 3.0:

• 5.2 GT/s -> 16-bit link -> 20.8 GB/s aggregate bandwidth/link
• 4 x 16-bits links of 8 x 8-bits links (en een mix daarvan -> bijv. 2x16 en 4x8)
• Snooping (broadcast) protocol

[Verwijderd]

En AMD heeft reeds markondersteuning van de server fabrikanten. 't wordt blijkbaar gewaardeerd. Dat lijkt me net zo belangrijk als het open stellen: http://uk.theinquirer.net/?article=34531

Een alinea uit het artikel op Information Week http://www.informationwee...jhtml?articleID=193004151 is interessant in zoverre dat het OOK voor niet servers interssant kan zijn:

One likely candidate will be ATI's graphics co-processor, a business AMD has announced it plans to acquire by year end. AMD eventually intends to integrate ATI's graphics capabilities within its microprocessor design. A first step would be getting the ATI chip into the Torrenza socket. Graphics processor maker nVidia would also be a likely candidate if it intends to retain market share as AMD merges with ATI, says Feibus

[Verwijderd]

Hyper-Transport 3.0 heeft een bandbreedte van 5,2 GB/s????

Hier wordt toch anders beweerd: http://www.digit-life.com...ppe-amato-conf-part1.html