Cookies op Tweakers

Tweakers maakt gebruik van cookies, onder andere om de website te analyseren, het gebruiksgemak te vergroten en advertenties te tonen. Door gebruik te maken van deze website, of door op 'Ga verder' te klikken, geef je toestemming voor het gebruik van cookies. Wil je meer informatie over cookies en hoe ze worden gebruikt, bekijk dan ons cookiebeleid.

Meer informatie

Door , , 32 reacties
Bron: AMD, submitter: Cookie

Een maand geleden organiseerde AMD in Sunnyvale het eerste AMD Developer Symposium. De informatie op dit evenement werd gepresenteerd aan de aanwezige ontwikkelaars is sinds gisteren in PDF-formaat beschikbaar op de AMD site. De presentaties bevatten onder andere nieuwe details over de Hammer processors en informatie over de voortgang van het ontwikkelingsproces. Eén van de meest opmerkelijke details betreft de grootte van de L2 cache van de ClawHammer core. In de presentatie van Richard Heye, vice president van AMD's Computational Products Group, lezen we dat de desktop ClawHammer in versies met 256KB en 1MB L2 cache zal verschijnen. De dual processor ClawHammer-Opteron krijgt een L2 cache van 512KB of 1MB. Het is niet duidelijk of de 1MB versies van de ClawHammer DT en DP in dezelfde termijn als de 256KB/512KB-versies op de markt zullen verschijnen. Een logische ontwikkeling zou zijn dat AMD de 1MB versies wil positioneren tegenover de Intel Prescott core, die eind 2004 wordt geïntroduceerd en eveneens over 1MB L2 cache zal beschikken.

De ClawHammer DT en DP verschillen verder op het gebied van de HyperTransport-interface. De desktop versie heeft één link met een breedte van 16-bit en een bandbreedte van 3,2GB/s in beide richtingen. De dual processor ClawHammer beschikt over twee 8-bit links, waarvan één gebruikt wordt voor de communicatie met de andere processor in het systeem en de andere link vrij is voor koppeling met I/O componenten zoals de AGP- en PCI-controller. De verschillen tussen de ClawHammer DT, ClawHammer DP en SledgeHammer MP zijn in de volgende tabel uiteengezet:

ClawHammer DTClawHammer DPSledgeHammer MP
SegmentHigh-end desktop2-way entry server & wsTot 8-way servers
Geheugeninterface1x 72-bit DDR1x 72-bit DDR2x 72-bit DDR
HyperTransport links1x 16-bit, 1600MT/s2x 8-bit, 1600MT/s3x 16-bit, 1600MT/s
L2 cache grootte256KB en 1MB512KB en 1MB1MB
Package754-pin mPGA754-pin mPGA940-pin mPGA

In de presentatie van Richard Heye lezen we verder dat AMD een tweetal platform designs heeft ontwikkeld die OEM-partners van AMD als basis kunnen gebruiken voor hun Opteron servers. In het verleden heeft AMD van de server-OEMs veel kritiek wegens gebrekkige ondersteuning en informatie. Dit probleem wordt nu kennelijk aangepakt. De referentiesystemen betreffen een 1U dual ClawHammer en een 3U quad SledgeHammer ontwerp.

AMD Opteron referentie systemen

De ontwikkeling van de Hammer core is inmiddels aanbeland bij B0 silicium. Dit is de derde revisie van de Hammer core. De eerste A0 samples werden in februari van dit jaar gebakken en de revisie, die halverwege oktober naar de beta-testers werd gestuurd, lag op A2-niveau. Wereldwijd waren in oktober 435 single processor en 130 dual of quad processor Hammer testsystemen in gebruik bij 120 verschillende bedrijven. De laatste revisies hebben volwaardige AGP8x en PCI-X support.

Fred Weber geeft in zijn presentatie informatie over de verbeteringen die AMD in de Hammer core heeft aangebracht. Zoals eerder bekend werd gemaakt, zal de Hammer dankzij een geïntegreerde geheugencontroller een gehalveerde geheugenlatency hebben in vergelijking met de Athlon XP. De performance zal daardoor met circa 20 procent toenemen. De L2 cache werd verbeterd naar 16-way associative en kan geconfigureerd worden in groottes tot 1MB. De L2 cache is nog steeds exclusive, waardoor de totale hoeveelheid effectieve datacache de som van de L1 datacache en L2 cache bedraagt. De TLB's (Translation Look-aside Buffers) zijn uitgebreid zodat de Hammer beter bestand is tegen hoge geheugen-workloads. De instructie-decoders kunnen meer instructies in hardware afhandelen ('fastpath'), in tegenstelling tot de Athlon die bijvoorbeeld microcode gebruikt voor de SSE instructies. Door de wijziging hoeft de Hammer 8 procent minder microcoded instructies uit te voeren in SPECint2000 en 28 procent minder microcoded instructies in SPECfp2000. Verder werd de nauwkeurigheid van de branch prediction met 5 tot 10 procnet verbeterd ten opzichte van de Athlon.

4-way AMD Opteron moederbord

Als een voorbeeld van de toepassing van 64-bit processors noemt Fred Weber het ontwikkelen van microprocessors. AMD is van plan om de ontwikkeling van de opvolger van de Hammer volledig op Hammer en Athlon machines te verrichten. Bij de ontwikkeling van de K6 vertrouwde AMD nog uitsluitend op Sparc, PA-RISC en Power machines. De Athlon werd voor 50 procent ontwikkeld op AMD K6-2 systemen en de Hammer werd ontwikkeld op meer dan 4500 AMD Athlon systemen. Non-AMD systemen werden uitsluitend gebruikt wanneer meer dan 4GB geheugen geadresseerd moest worden. Voor de ontwikkeling van de K9 verwacht AMD in totaal zo'n 10.000 Opteron en Athlon processors in te zetten.

Moderatie-faq Wijzig weergave

Reacties (32)

Allemaal goed en wel van amd ... we horenal zo lang van de Hammer maar ik zit op hete kolen om eens wat deftige reviews te lezen EN zelf te kunnen testen!!! Ze moeten dringend hun kracht tonen want intel is hun voorbij en voor je het weet ... :'(
De officiële reviews komen niet eerder dan het ding gereleased is en dat zal volgens de huidige AMD roadmap pas in het tweede kwartaal van volgend jaar gebeuren. Waarschijnlijk lekken er voortijdig nog wel wat benchmarks uit.
Hammer werd ontwikkeld op meer dan 4500 AMD Athlon systemen. Non-AMD systemen werden uitsluitend gebruikt wanneer meer dan 4GB geheugen geadresseerd moest worden. Voor de ontwikkeling van de K9 verwacht AMD in totaal zo'n 10.000 Opteron en Athlon processors in te zetten.
Vandaar dat ze af en toe zo slecht leverbaar zijn ze hebben ze welf allemaal nodig :D.
Ik ben dat plaatje eerder tegengekomen, en wat ik me afvraag is; wat is het nut van het 5e DDR slot, is dat om met 4+1 stripje conventioneel geheugen error correcting te kunne toepassen? (goedkopere oplossing). Of vormen deze 5e sloten een gedeeld geheugen, om zo per processor onderscheid te kunnen maken tussen gedeelde en eigen processen? (voor extra efficientie). Of heeft de opteron om een-of-andere reden een geheugencontroller met 10 banken :?.
Als ik goed naar dat plaatje kijk, denk ik dat het een DDR 2 bank is.

Het middelste "uitsparinkje" zit namelijk op een andere plek als de rest. Een cm ofzo ernaast. Dit wekt dus sterk het vermoeden dat het ander geheugen is, en in dit geval ddr2. :)

edit:

ik weet zeker dat het een ander geheugen is wat erin gaat:
http://www.theforumisdown.com/uploadfiles/1102/geheugen.jpg

duidelijk als wat... :)
Dit is erg twijfelachtig om 2 redenen.

De interne geheugencontroller in de Hammer CPU is gemaakt voor DDR-I, en ik weet niet of er al goed werkende DDR-II Modules zijn, maar dat geloof ik wel.

Ik weet ook niet of de Hammer geheugencontroller al DDR-II ondersteunt, maar ik dacht dat deze alleen later pas DDR-II zou gaan ondersteunen....

Misschien heeft iemand anders hier uitsluitsel op ?
De ondersteuning voor DDR II geheugen kan altijd nog optioneel op een north-bridge meegeleverd worden...

De hammers hebben er dan geen nodig, maar als je een moederbord met northbridge koopt, is het natuurlijk aan de moederbordmaker om te bepalen of die northbridge ook DDR II ondersteunt.

En anders zul je inderdaad moeten wachten op de eerste revisie van de Hammers
dat zou dan ook de 72bit brede geheugenbus verklaren.

Of heeft iemand daar een andere logische verklaring voor. 72bit is namelijk precies 8+1 byte. En 8byte lijkt me logischer voor een 64bit processor.
72-bit = 64-bit + ECC (1-bit parity per 8-bit).
Je haalt adresseringsruimte en geheugenbusbreedte door elkaar. De Pentium introduceerde al een 64b geheugenbus, maar kon nog steeds maar 32b aan adressen addresseren.
Als je in de datasheet kijkt van Richard Heye
Staat daar op pagina 20 een plaatje van het mobo met vier proc's

het 5de "geheugenbankje" is voor een
DDR VRM
oftewel een Voltage Regulator Module.

Dus er is extra spanning nodig voor de hammer om met deze geheugens te werken.
Nice!!! leuk mobotje :*). Is dit echt of foto soep?? Zijn er ook benchmarks??
De foto is afkomstig uit een PDF document van AMD. Benchmarks van de Opteron zijn er nog niet, maar er zijn al wel schattingen: http://www.tweakers.net/nieuws/23820 .
In de verwachte Benches staat dat de Opteron het op dubbele kloksnelheid niet kan winnen van Intel's variant Itanium II. Krijgen we nu een omgekeerde wereld in de 64bits-proc-markt t.o.v. de desktop markt?? AMD dus meer Mhz-en en minder snel dus(ik weet dat aantal Mhz niet enkele bepalend is voor de snelheid)
Als een voorbeeld van de toepassing van 64-bit processors noemt Fred Weber het ontwikkelen van microprocessors. AMD is van plan om de ontwikkeling van de opvolger van de Hammer volledig op Hammer en Athlon machines te verrichten. Bij de ontwikkeling van de K6 vertrouwde AMD nog uitsluitend op Sparc, PA-RISC en Power machines. De Athlon werd voor 50 procent ontwikkeld op AMD K6-2 systemen en de Hammer werd ontwikkeld op meer dan 4500 AMD Athlon systemen. Non-AMD systemen werden uitsluitend gebruikt wanneer meer dan 4GB geheugen geadresseerd moest worden. Voor de ontwikkeling van de K9 verwacht AMD in totaal zo'n 10.000 Opteron en Athlon processors in te zetten.
Is ook logisch als je bedenkt dat software als NCSim van Cadence om VHDL/Verilog/SystemC simulaties te draaien meer dan twee keer zo snel draait op een Pentium 4 2GHz onder Linux dan op een Sun UltraSparc 60 met 500MHz CPU. Je koopt ook vijf van die Pentium 4 machines voor een Sun. Maar wat ik me afvraag is hoe goed de Athlon en de Opteron nu eigenlijk presteerd ten opzichte van de Pentium 4. Want zo'n simulatie gebruikt vooral integer bewerkingen waar de Pentium 4 net iets beter in is dan een Athlon. Floating point berekeningen, waar de Athlon in straalt, worden namelijk niet gebruikt door NCSim (althans dat kreeg ik te horen van een aantal medewerkers van Cadence).
Interessante gedachte, maar je moet ook zaken als de latency meenemen, die dan het voordeel weer naar de opteron kunnen doen neigen. Bovendien, is Opteron niet beter in Integer dan Athlon?

En verder, nu we het toch over designsoftware hebben, op wat voor OS draaien ze dat?
Ik bedoel, is AMD een van de bedrijven waarvoor Cadence in 2003H1 een linuxversie gaat uitbrengen?

Verder kwam ik intern bij ons nog wat benchmarkgegevens tegen die ik jullie niet wil onthouden ivm x86 hardware tov Sun/HP-UX:
Sun Sparc (weetnietwelke) nog een Sun (snellere) HP-UX (550MHz of zo?) en PIII 1GHz:
40 - 30 - 19 - 18 minuten over een benchmark / designprogramma dat intern ontwikkeld is (en dus de source optimaal gecompiled).
Suns staan niet vooraan wat betreft snelheid, en blijkbaar HP PA-Risk machines ook niet....
Maar goed, een Piii (of 4) kan weer geen 32GB RAM aan.

Vandaar opteron, ik zou 'm graag hier krijgen :-)

/benji, kijk hier:
http://www.aceshardware.com/read_news.jsp?id=60000436
dan zie je dat de P4 het snelste is van het hele lijstje als het gaat om SpecInt2000.
Cadence en Synopsys en zo ongeveer elke andere grote cadvendor heeft tegenwoordig Linux versie die onder Redhat 7.x worden gegarandeert. Bij ST hebben ze gebenched en een Pentium 4 op 2GHz is op z'n minst twee keer zo snel. Voor grote jobs (>4GB) moet je uiteindelijk wel richting een multiprocessor Sun of HP bak. Blijkt ook duidelijk uit de nVIdia film :)
Volgens mij is het precies andersom. De Athlon is beter in Integer berekeningen en presteert wat minder dan de P4 op het gebied van de flops. Dat herinner ik me ook uit de SpecInt en SpecFP benchmarks die C't een tijd geleden al gedaan had. 'T is natuurlijk makkelijk op te zoeken, maar ik heb natuurlijk ff geen zin ;) . Je ziet bij SiSoft Sandra benchmarks dat de P4 ook altijd hoger dan de Athlon XP scoort bij de floating point benchmarks...

Athlon's zijn daarom (vanwege de goeie int performance) waarschijnlijk bij uitstek geschikt om die simulaties te draaien voor het ontwerpen van cpu's (als je verhaal klopt over dat int performance hier belangrijk is).
Hey, dat bordje stond een tijd geleden toch ook in een of andere vage Chinese krant, bericht hier op t-net. Niemand hier wou geloven dat dat ding echt was.

Deze dus: http://www.tweakers.net/nieuws/23147
Toen ik die foto tegenkwam wist ik wel 99% zeker dat AMD dit zou kunnen realiseren en dat dit geen nep was...zeker als ze een goede kans willen maken op de servermarkt en gecombineerd met wat we onderhand al weten over de K8 familie :)
Wat mij opvalt is dat de procs op dat mobo zukke kleine heatsinks en fans habben.
Alshet goed is moeten ze dan op een verschrikkelijk laag voltage werken. :7
Geen kleine heatsinks en fans, maar een supergroot moedebord.
Maar de ClwaHammer krijgt dan toch geen versie met 1MB? Ik dacht altijd dat de desktop versie, met waarschijnlijk 512KB L2, de ClawHammer was, en de multi processor de SledgeHammer :?

Edit: nooit te snel posten als je naar bed gaat :) (zie artikel) ;).
Zijn deze verbeteringen al meegenomen in de laatste schattingen, of is dit echt nieuw? Zou leuk zijn als die er nog niet in verwerkt was, dan kunnen we nog leukere zaken verwachten dan we al deden. Denk dat we dan weer een leuke AMD Intel strijd kunnen verwachten, vooral nu prescott uitgesteld is. Ik ga er maar eens lekker voor zitten :)
Als hij dan in Q2 2003 komt kan hij direct concureren met de prescott, die komt ook rond die tijd uit :),
Hoeveel nut heeft 1MB l2 chache nu werkelijk, 20% ? In de toekomst zal er ook wel een athlon 64 uitkomen met 1 Mb chache. Om de preformance ratings weer omhoog te gooien. :)En 512 Kb moet ook voor de athlon 64 komen, en dan houd AMD Intel ook bij wat berteft chache grootte.

Ik vind dit allemaal weer goed nieuws van het amd front. Ik hoop dat AMD het lukt en de concurentiestrijd tussen hun en Intel blijft voortgaan, intussen hebben wij dan lekker goedkope en snelle proc's..... :9

Intel mag ook wel aanmaken met het opklokken van de northwood als ze hun voorsprong willen behouden, de eerste hammer komt met 3400+. Of zal de prescott ten tijde van release al op 3,5 Ghz lopen?

*typhon ziet de 5 Ghz barriere al weer in zicht komen }> :).

reactie op B condor:

Ik was een beetje vaag, maar ik bedoel dat de hammer dan echt goed leverbaar is tegen de tijd dat de prescott het stokje overneemt van de northwood:
van het artikel: http://www.tweakers.net/nieuws/24332
lechter nieuws is de mededeling dat Prescott waarschijnlijk enige vertraging heeft gelopen. Deze core zou in de tweede helft van 2003 zijn release kennen, maar nu is dat bijgesteld tot Q4 van 2003.
een half jaar later dan ik zei dus........ ;) het is vast een vergissing van de poster. Anders zou Intel wel heel veel Ghz'en uit de northwood moeten halen..

Op dit item kan niet meer gereageerd worden.



Apple iOS 10 Google Pixel Apple iPhone 7 Sony PlayStation VR AMD Radeon RX 480 4GB Battlefield 1 Google Android Nougat Watch Dogs 2

© 1998 - 2016 de Persgroep Online Services B.V. Tweakers vormt samen met o.a. Autotrack en Carsom.nl de Persgroep Online Services B.V. Hosting door True