Intel IA-32 server processor roadmap

Na eerder informatie gepost te hebben over de mobile processor en IA-64 plannen van Intel, heeft The Inquirer ook een update gepost over de IA-32 server processor roadmap van de chipgigant. Voor het komende jaar staat in dit segment de overgang van de oude P6 naar de nieuwe Netburst architectuur op het programma. Momenteel worden veel servers nog geleverd met Pentium III-S processors, die dankzij 512KB L2 cache en een laag stroomverbruik uitstekend geschikt zijn voor gebruik in compacte rackmount behuizingen. De plannen om een 1,53GHz versie van de PIII-S op de markt te brengen blijken van de baan te zijn, volgens Intel omdat er te weinig van dergelijke chips geproduceerd worden om een stabiele levering te kunnen garanderen.

De plaats van de Pentium III-S zal geleidelijk overgenomen worden door de Xeon processor. Het value segment zal eind dit jaar de overgang maken naar 400MHz FSB en later 533MHz FSB Prestonia's. De kloksnelheid van deze processors zal met een kleine vertraging de lijn van de Pentium 4 volgen. De 2,4GHz en 2,6GHz Xeons worden in het derde kwartaal verwacht. Een kwartaal later zien de 2,66 en 2,8GHz versies met 533MHz FSB datarate het levenslicht, waarna Intel begin 2003 de 3GHz barrière zal doorbreken.

In het vierde kwartaal worden nieuwe large-cache Xeons voor het high-end segment gereleased. Deze processors zullen gebaseerd zijn op de Gallatin core en komen beschikbaar in varianten met 2GHz kloksnelheid en 2MB L3 cache, 1,9GHz met 1MB L3 en 1,5GHz met 1MB L3. De Gallatin processors zullen compatible zijn met de bestaande Xeon chipsets van Intel en kunnen tevens overweg met de 4-way Grand Champion chipset van ServerWorks. Eind derde kwartaal wordt de nieuwe Placer chipset geïntroduceerd. Evenals de Granite Bay desktop / workstation chipset zal Placer beschikken over AGP8x en dual channel PC2100 support.

Verder meldt The Inquirer dat Nocona zijn opwachting heeft gemaakt op de Intel roadmap. Nocona is de Xeon versie van de Prescott core. In de tweede helft van 2003 zal deze desktop CPU met gebruikmaking van 0,09 micron technologie in de schappen gezet zal worden. In dezelfde periode worden de Nocona processor en zijn metgezel, de Plumas chipset met 533MHz bus ondersteuning, op de markt verwacht.

Voor informatie over de prijzen van de Xeon processors kun je het artikel van The Inquirer nalezen. Met dank aan RawPeanut voor de tip.

Reacties (8)

[Beaves]

Evenals de Granite Bay desktop / workstation chipset zal Placer beschikken over AGP8x en dual channel PC2100 support.

Zulke chipsets zijn ook wel nodig wil een dual P4 echt uit de verf komen. De bandbreedte wordt namelijk tussen de twee CPU's gedeeld, en dan is een chipset die een dual-channel geheugen interface (of dan nou RD- of DDR-RAM is) gebruikt, erg fijn.

Een single P4 heeft al baat bij een dual-channel chipset, dus een SMP opstelling helemaal.

(Maar het duurt wel lang tot die chipset uit komt, zeker omdat de huidie E7500 nog gebruik maakt van PC1600, wat met de steeds snellere P4's volgens mij een remmende factor gaan vormen straks).

Deze processors zullen gebaseerd zijn op de Gallatin core en komen beschikbaar in varianten met 2GHz kloksnelheid en 2MB L3 cache.

Ik ben beniewd hoeveel geheugen bandbreedte die CPU nodig zal hebben om optimaal tot zijn recht te komen, de huidige P4 met "maar" 512KB L2 cache heeft al amper genoeg aan dual channel DDR/RDRAM, laat staan een P4 met 2MB aan L2 cache. (Als je de fsb bij een P4 overklokt, neemt de algehele prestatie bijna linear toe, wat aangeeft dat de P4 nog veel sneller kan als er meer bandbreedte beschikbaar is).

De plaats van de Pentium III-S zal geleidelijk overgenomen worden door de Xeon processor.

Wordt de gebruikte Xeon een Xeon op P3 of op P4 basis?, want de P4, ook al is het een 0,13 micron core, wordt warmer dan een P3 Tualatin. Dus volgens mij blijft een P3 blade een betere keus straks dan een P4 blade, want de P4 zal op een lagere kloksnelheid draaien dan de huidige Northwoods. Daardoor is er minder voltage nodig, maar zal de performance ook dalen. Maar ja, Intel heeft natuurlijk de productielijnen die de P3 nu gebruikt, straks nodig voor de verschillende P4 versies.

[Vorlon]

[dubbelquote]Deze processors zullen gebaseerd zijn op de Gallatin core en komen beschikbaar in varianten met 2GHz kloksnelheid en 2MB L3 cache.[/dubbelquote]

Ik ben beniewd hoeveel geheugen bandbreedte die CPU nodig zal hebben om optimaal tot zijn recht te komen, de huidige P4 met "maar" 512KB L2 cache heeft al amper genoeg aan dual channel DDR/RDRAM, laat staan een P4 met 2MB aan L2 cache.

Die grote hoeveelheid cache is er juist om de bandbreedte bottleneck te verkleinen. Hoe meer cache er is hoe minder afhankelijk de cpu van de bandbreedte wordt aangezien hij zijn data dan veel vaker al in de cache aantreft.

Ik wil overgens niet weten hoeveel zo'n cpu gaat kosten want met 3meg cache wordt de die-size van dat ding astronomisch groot... >> lage yield + weinig cpu's uit 1 productielijn >> heel erg duur.

Wat ik me trouwens afvraag is of Intel de Xeon (p4-versie) wel zo makkelijk in 1U server kan laten lopen ivm. de warmteafvoer in zo'n kast.

[bobsnl]

Een single P4 heeft al baat bij een dual-channel chipset, dus een SMP opstelling helemaal.

Niet helemaal. Aangzien de Intel CPU's in dual opstelling, gebruik maken van een shared (Front Side) bus, is dat voordeel in het geval van een SMP nauwelijks groter dan in single CPU opstelling.

edit: quote naar /quote

[vso]

hmmm, wat ik me afvraag of deze oplossing wel zo goed is, want als ik het zo lees en dan ff de hammer serie van AMD in me gedachten neem is dat Intel geen, vooruitgang in de planning heeft staan zoals AMD die heeft. zeker met betrekking tot meerdere proc's en als je moet gaan overklokken om "veel" meer resultaat te krijgen als ik lees over je fsb en lineare verbetering lees.

[Beaves]

want als ik het zo lees en dan ff de hammer serie van AMD in me gedachten neem is dat Intel geen, vooruitgang in de planning heeft staan zoals AMD die heeft.

Intel heeft wel een vooruitgang die minstends net zo ingrijpend is als de Hammer voor AMD is, namlijk de IA-64 serie. Die is dan wel niet bedoeld voor de markt waarin de Xeon zit, maar is toch een hele grote stap voor Intel, minstends net zo groot als dat de Hammer voor AMD is.

Daarnaast zal de P4 binnen niet al te korte tijd over gaan op de 533MHz fsb wat zal gaan zorgen voor een snelheidswinst en zal de P4 erg hoog schalen waardoor de winnaar nog helemaal niet is aan te wijzen. Daarnaast is de Xeon er al, de Hammer komt in het gunstgste geval "pas" begin volgend jaar in grote volumes op de markt.

zeker met betrekking tot meerdere proc's

Dat is waar, maar de manier waarop AMD straks MP gaat doen heeft ook als gevolg dat er wel support moet zijn vanuit het OS, anders zal het weinig uitmaken qua snelheid.

als je moet gaan overklokken om "veel" meer resultaat te krijgen als ik lees over je fsb en lineare verbetering lees.

Intel zal de fsb binnenkort verhogen van 400 naar 533MHz waardoor de snelheid dus toe neemt. Ik zeg ook nergens dat je moet gaan overklokken, alleen dat het aangeeft dat de P4 sneller kan dan dat hij nu draait.

[mvt]

Dat is waar, maar de manier waarop AMD straks MP gaat doen heeft ook als gevolg dat er wel support moet zijn vanuit het OS, anders zal het weinig uitmaken qua snelheid.

Klopt, maar vergeet niet dat Intel met Hyperthreading ook de steun van de softwarefabrikanten nodig heeft diervoor.

Dat de Hammer een sprong voorwaarts is net als IA-64 klopt, maar de Xeon concureert met de Hammer op het x86 platform. Wat vso deels bedoelt is dat Intel innoveert in een andere klasse dan de Xeon. De Hammer innoveert in de klasse van de Xeon en hoopt meteen in de klasse daar vlak boven voet aan de grond te krijgen

Overvlokken doe je niet bij servers en dat fsb overklokken bij de P4 laat zien dat hij veel heeft aan een hogere fsb, dat was bekent. Echter, de chipsets die uitkomen bieden niet meer geheugenbandbreedte dan de single proc chipsets. Hier zit weer het probleem van de architectuur van de gedeelde geheugenbus, de P4 Xeon komt nog niet tot zijn recht

[vso]

Dat is waar, maar de manier waarop AMD straks MP gaat doen heeft ook als gevolg dat er wel support moet zijn vanuit het OS, anders zal het weinig uitmaken qua snelheid.

[extra quote]
Klopt, maar vergeet niet dat Intel met Hyperthreading ook de steun van de softwarefabrikanten nodig heeft diervoor.
[/extra quote]

betreft servers klok je btw idd liever onder dan over.
stabiliteit is igg nog meer een pre dan snelheid.
Hmm bij AMD en Intel mag ik hopen dat men "ongeveer"op dezelfde wijze SMP functies aanbied let wel voor de progammeur gezien. Dat het "op hardware nivo" anders presteert zal eigenlijk per fab verschillend kunnen zijn. Dit zou zoiezo meer voordelen hebben dan 2 verschillende.

[Verwijderd]

<i> ... hoeveel zo'n cpu gaat kosten want met 3meg cache.... </i>

In +/- 1990 heeft Philips volgens mij voor het eerst chips gemaakt met net wat extra RAM aan boord. In plaats van 32 banken zaten er 33 in, waarbij iedere bank gedisabled kon worden, en de 33e "vrij programmeerbaar" kon invallen voor de "gedisablede" bank.

Dat zelfde kan je met deze cache doen. Mischien moet je een speed-grade inleveren, maar de chip werkt wel. Dat verhoogt juist de yield. Als er een defect op je instruction decoder zit, dan is de chip reddeloos verloren, met 3M cache is de kans groot dat een defect in de cache zit, en de chip alsnog gebruikt kan worden.

Trouwens, in plaats van het vervangen van de cache door een andere bank, kan je hem ook gewoon disabelen, en als 2M cache versie op de markt zetten..... Lees de road-map maar eens of je een patroon ziet....