Cookies op Tweakers

Tweakers maakt gebruik van cookies, onder andere om de website te analyseren, het gebruiksgemak te vergroten en advertenties te tonen. Door gebruik te maken van deze website, of door op 'Ga verder' te klikken, geef je toestemming voor het gebruik van cookies. Wil je meer informatie over cookies en hoe ze worden gebruikt, bekijk dan ons cookiebeleid.

Meer informatie

Willem de Moor

Redacteur componenten

Intels Haswell: meer met minder stroom

Door , 90 reacties

Haswell: wijzigingen in de cpu-architectuur

Haswell wordt net als Ivy Bridge op 22nm geproduceerd, maar krijgt een aantal verbeteringen in de architectuur; het is immers een Tock-generatie, wat een nieuwe architectuur met zich meebrengt.

We beginnen met de algemene opbouw van een Haswell-processor. Op het eerste gezicht is er weinig veranderd ten opzichte van Ivy Bridge; de cores worden door middel van een ring met elkaar en met de smart cache verbonden, en ook de gpu en system agent worden door dezelfde ring bediend. De bandbreedte van de ringarchitectuur is echter verdubbeld, waardoor het cachegeheugen sneller benaderd kan worden. Ook de toegang tot de system agent is efficiënter gemaakt.

Om de prestaties verder op te schroeven krijgt Haswell diepere queue-depths naar het ram-geheugen.

De grootste verbeteringen zitten echter in de cores zelf. Die krijgen meer execution units dan in Ivy Bridge, maar hoeveel meer wordt nog niet bekendgemaakt. Wel is duidelijk dat de eu's twee extra poorten krijgen; in plaats van de zes stuks van Ivy Bridge zijn er nu acht. Een extra integer-alu en branch-unit op de nieuwe poort 6 maakt de alu van poort 0 en 1 vrij om met vectoren aan de slag te gaan. Poorten 2 en 3 worden vrijgemaakt door de nieuwe address generation unit op poort 7, waardoor voortaan twee load- en een store-operatie per kloktik kunnen worden uitgevoerd.

Haswells eu's hebben twee fma's, fused multiply/add-eenheden, extra gekregen en de floating-pointprestaties moeten met een extra multiply-eenheid verder worden verbeterd. De dubbel zo grote bandbreedte van de L1- en L2-caches moet data snel genoeg kunnen aanleveren om de fma's bezig te houden.

De met Sandy Bridge geïntroduceerde avx-instructieset werd in Haswell uitgebouwd tot een volledig 256bit brede avx2-instructieset. De single en double precision floating point-prestaties per core zijn daarmee verdubbeld, en de latencies en precisie zijn eveneens sterk verbeterd. Het vertalen van integercode naar avx-instructies is eenvoudiger geworden, waardoor dergelijke code ook gevectoriseerd kan worden en door de snelle avx2-hardware kan worden uitgevoerd.

Haswell kreeg bovendien instructies om data in registers en geheugens parallel te benaderen zonder op threads te hoeven wachten; de nieuwe Transactional Synchronisation Extensions, TSX, moeten daarvoor zorgen. Ook de ondersteuning voor versleuteling werd drastisch verbeterd, waardoor onder meer versleutelde harde schijven of ssd's sneller moeten worden. Ten slotte is de ondersteuning voor virtualisatie aangepast; de latencies om met de hardware te communiceren zijn kleiner.


Nintendo Switch Google Pixel XL 2 LG W7 Samsung Galaxy S8 Google Pixel 2 Sony Bravia A1 OLED Microsoft Xbox One X Apple iPhone 8

© 1998 - 2017 de Persgroep Online Services B.V. Tweakers vormt samen met o.a. Autotrack en Hardware.Info de Persgroep Online Services B.V. Hosting door True

*