Apple gaat low-end M-chips in 2027 mogelijk door Intel laten produceren

Apple gaat zijn low-end M-chips in 2027 mogelijk door Intel laten produceren, schrijft analist Ming-Chi Kuo. Deze processors worden gebruikt in onder meer de MacBook Air en de iPad Pro. Apples plan zou zijn dat Intel de eerste chips in het tweede of derde kwartaal van 2027 levert.

Apple heeft volgens Kuo onlangs een geheimhoudingsverklaring met Intel getekend om versie 0.9.1 van de processdesignkit van de 18A-P-node te krijgen. De belangrijkste simulatie- en onderzoeksprojecten, die onder meer betrekking hebben op het vermogen, de prestaties en het oppervlak van de chips, verlopen volgens Kuo 'volgens de verwachtingen'. Apple zou nu wachten op de release van pdk 1.0 of 1.1, die gepland staat voor het eerste kwartaal van 2026.

Kuo meldt verder dat Apple verwacht dat het 15 tot 20 miljoen low-end M-processors nodig zal hebben in 2026 en 2027. In 2025 verkocht het bedrijf volgens Kuo in totaal 20 miljoen MacBook Air- en iPad Pro-modellen. De verkoop valt naar verluidt wat lager uit in de komende twee jaar omdat Apple zou werken aan een betaalbaarder MacBook-model dat gebruikmaakt van een iPhone-processor.

Apple wil zijn chips niet op het 18A-procedé laten produceren, dat sinds begin dit jaar klaar is voor consumentenproducten. In plaats daarvan wil Apple zijn chips laten produceren op de 18A-P-node. Deze node implementeert volgens Intel een nieuwe versie van de RibbonFET- en PowerVia-technologieën van het bedrijf, waardoor deze 'aanzienlijk' beter presteert dan het 18A-procedé.

Reacties (34)

tedades 29 november 2025 00:31

Voor iedereen die niet weet wat een PDK (Process Design Kit) van Intel is. Een PDK is een bundle van gegevens, modellen en tools die je nodig hebt voor het produceren van chips op een specifieke technology node van Intel (18A-P in dit geval).

Voordat je een chip kunt laten produceren bij een foundry moet je een chip eerst ontworpen hebben. Daarvoor zijn specifieke tools (EDA) beschikbaar. Hierin kun je een logisch ontwerp van je chip maken die door de tooling vertaald kan worden naar een fysiek ontwerp. Om deze vertaalslag te maken heb je de PDK nodig. In de PDK vind je dan onder andere bestanden die beschrijven welke logische bouwblokjes (standard cell libraries) Intel kan produceren en design-rule checks om je ontwerp te checken. Naast input voor je EDA krijg je een Design Rule Manual die beschrijft waar je op moet letten in je chip ontwerp en modellen en compilers om chip structuren te generen en te simuleren.

Zodra je een chip ontwerp heel heel erg goed getest hebt kun je deze laten produceren. Dan is je chip ontwerp vertaald naar een fysiek ontwerp. En dat fysieke ontwerp is weer opgedeeld in productiestappen. Voor het patroon van een stap maken ze dan één reticle mask, dat is een soort dure dia die je gebruikt in je projectie op een lichtgevoelige laag om je patroon over te brengen. Dat doe je in één lithografie machine (zoals die van ASML), of je moet meerdere instanties van deze reticle hebben als je veel chips wilt produceren door parallel te werken met meerdere machines (dat is een dure grap 100k+ per reticle ofzo, zo'n machine is ook erg duur trouwens). Zo bouw je de transistor op en daarna de metaal lagen. Zo'n metaal laag breng je aan door eerst een isolatie laagje aan te brengen, die netjes vlak te polijsten, hard mask (bescherm laagje), lichtgevoelige laag (resist), dan doe je met ultra-violet licht tegen je reticle schijnen om het patroon van die stap uit je ontwerp in je lichtgevoelige laat te krijgen, laat je lichtgevoelige laag uitharden en het belichte stuk kun je dan makkelijk verwijderen om een fysieke mal van je patroon te hebben als bovenste laag, met plasma verwijder je materiaal in deze mal om geultjes te maken, verwijder de uitgeharde lichtgevoelige laag die je mal vormde en je bescherm laag, leg een laagje koper die o.a. de geultjes opvult, even je het koper verhitten, het hele oppervlakte mooi vlak polijsten zodat alleen het koper in de gevulde geultjes overblijft, een beschermend siliciumnitridebarrière omdat koper anders oxideert, en je herhaalt deze stappen zo'n 15+ keer totdat alle metaal laagjes er liggen.

Een chip bouw je op een silicium wafer. De (meestal monokristallijne) wafer is de semiconductor die de basis is van je transistor. Deze transistoren vormen de basis van je logica op je chip. Om deze logica met elkaar te verbinden gebruiken ze metalen traces (sporen) en vias. Deze metaal lagen gebruiken ze ook om de chip met de buitenwereld te verbinden en ook zo de chip van spanning te voorzien. En omdat je op een oppervlakte geen overlappende sporen kunt maken gebruiken ze hiervoor meerdere lagen, van dun bij de transistor tot dikker aan de kant waarmee je de 'die' (1 chip die uit de wafer is gezaagd) met zijn package (behuizing) gaat verbinden. Nu is 18A (en ook 18A-P) speciaal omdat die back-side power delivery gebruiken, hierbij scheiden ze de signaal traces/vias met die van de spanning. Hierdoor verminder je de metaal laagjes op je transistor iets en kun je de overgebleven signaal traces optimaliseren voor zo'n efficient mogelijk signaal. De 18A-P node is speciaal voor mobiele chips, doordat de transistoren op een iets lager voltage kunnen schakelen maar er ook extra maatregelen zijn getroffen om 'leakage' te voorkomen. Het proces is zelf compatible met 18A en 18A-PT (3D stacking variant). Meer info: https://www.intel.com/content/www/us/en/foundry/process/18a.html

Lees meer

Reacties (34)

Sorteer op:

Weergave: