'TSMC wil packagingcapaciteit verhogen tot 3,7 keer met rechthoekige substraten'

TSMC bekijkt naar verluidt de mogelijkheid om rechthoekige substraten in te zetten voor het packagen van chips. Hierdoor moet de Taiwanese fabrikant in staat zijn om aanzienlijk meer chips per wafer te verpakken dan met conventionele ronde wafers.

De zakenkrant Nikkei schrijft dat TSMC rechthoekige, paneelachtige substraten test met een formaat van 510x515mm. Deze hebben ongeveer 3,7 keer de oppervlakte van de grootste 300mm-wafers die op dit moment worden gebruikt. Dankzij het gebruik van een rechthoek wordt er ook minder ruimte langs de randen verspild.

Het onderzoek bevindt zich volgens Nikkei nog in een vroege fase. Naar verwachting duurt het nog enkele jaren voordat TSMC deze techniek op grote schaal kan aanbieden. Het gaat om een belangrijke technische verschuiving voor de chipbakker, aangezien het gebruik van rechthoekige substraten eerder als een te grote uitdaging werd beschouwd. Behalve een lang ontwikkelingsproces zijn ook de juiste productiegereedschappen en -materialen nodig.

De verhoogde capaciteit moet vooral van pas komen bij de productie van AI-accelerators. Begin deze week beweerde de Taiwanese zakenkrant Commercial Times dat ongeveer de helft van TSMC’s packagingcapaciteit is bestemd voor Nvidia, terwijl AMD ‘er vlak achter zit’. Ook andere grote bedrijven, zoals Amazon, Google, Broadcom en Marvell, tonen interesse in de techniek.

Reacties (41)

[DvanRaai89]

Relevante videos van Asianometry:

• The 300mm Silicon Wafer Transition
• The Amazing, Humble Silicon Wafer
• How an ASML Lithography Machine Moves a Wafer

[Reactie gewijzigd door DvanRaai89 op 23 juli 2024 10:23]

[JvS]

Zeer nice videos

Deze vond ik zelf ook echt extreem gaaf: YouTube: How are Microchips Made? 🖥️🛠️ CPU Manufacturing Process Steps

Hierin worden alle stappen van de fabricage aan elkaar gelinkt en zie je de structuur van de chip en wat elke machine in de fabriek hieraan bijdraagt. Hier kan je goed zien waarom die ronde vorm van de wafer voor sommige machines erg relevant is (de ASML machine nog wel het minst denk ik).

En alles met best lekkere diepgang en hele mooie animaties. Echt fijne video.

[Reactie gewijzigd door JvS op 23 juli 2024 10:23]

[Verwijderd]

Bedankt voor de link, veel informatie heel compact en 'leesbaar'. Ik wist al een heleboel over chip productie maar dit schijnt een helder licht over het onderwerp, dus toch weer nieuwe dingen geleerd !

[Lanfear89]

Ah, je bent me net voor. Zat ook al te denken om die uitleg hier te linken. Als outsider had ik geen idee van de moeite die het kost om met grotere wafers te gaan werken

[cmpxchg]

Het artikel gaat over packaging, een proces wat pas na het maken van de (ronde, 300 mm) wafer plaatsvind, maar ook van features zoals TSV (though silicon via's) gebruikmaakt in dat proces.
Vanwege die integratie heeft TSMC innovatieve oplossingen voor hun klanten.
Enkele Asianometry video's hierover:
A brief history of packaging
Stacking dies for Performance and Profit
Why AMDs chiplets work

[T-men]

...aangezien het gebruik van rechthoekige substraten eerder als een te grote uitdaging werd beschouwd.

Heeft iemand enig idee wat dan die uitdaging inhoudt ?

[ManIkWeet]

Naast andere opmerkingen: misschien heeft het ook iets te maken met de lenzen die gebruikt worden? Die zijn ook rond, mogelijk dat er dan toch meer rekening gehouden moet worden met optische vervormingen bij de randen van de rechthoek?

[leuk_he]

Nee, de wafer beweegt door de litho machine. dus de vorm van de lens (spiegel ..) maakt niet zo heel veel uit. Maar er zijn nog heel veel meer machines die laagjes opdampen of wegetsen. Dat proces moet gelijkmatig over het hele oppervlak van de wafer gedaan worden. Daar zijn ook de nodige processen waar de wafer ronddraait om zo gelijkmatig het proces toe te passen.

Je moet al die machines opnieuw ontwikkelen als je voor een ander waferformaat gaat. En die machines zijn alles bij elkaar duur.

Je verliest overigens ook nog wat oppervlak doordat je ruimte moet reserveren waar de wafer vastgeklemd wordt. Dus zuiver vierkant is het effectieve oppervlak toch niet.

[MSalters]

TSMC werkt tegenwoordig meestal met EUV, zeker voor de geavanceerde chips die hier bedoeld worden (AI etc). Dat werkt met spiegels, dus lenzen zijn geen reden meer. Maar inderdaad, tot DUV had je lenzen, en die zijn nu eenmaal rond. Je kon wel een vierkant belichten, maar dan gebruikte je vier stukjes langs de zijden niet. Het siliciumkristal was ook al rond (gegroeid vanuit een centrale kern), dus dat was een natuurlijke reden om een rond oppervlak te belichten.

Alleen het zagen van wafers gaat makkelijker langs rechte lijnen, dus rechthoekige dies blijven de handige vorm ondanks de ronde wafers.

[sympa]

De dingen waar het hier om gaat worden niet met EUV gemaakt. Vraag me nu af waar dan wel mee, want zo'n extra grote rechthoekige wafer past niet eens in de normale productielijn.

[kami124]

Nee, we exposen momenteel de wafer al in rechthoekige stukjes. Dus dat maakt niet uit.

[florizla]

Nee, de lenzen (spiegels in geval van extreme-UV) projecteren een patroon van maximum 26x33 mm (bron). Dat patroon wordt vierhoekig gehouden omdat rechte lijnen makkelijker uit te snijden zijn.

De oppervlakte van 8 cm2 wordt wordt dan per wafer meerdere keren geprojecteerd. Oppervlakte van de wafer (Pi*r*r) is ongeveer 700 cm2, dus rond de 80 herhalingen.

[kidde]

High NA is echter anamorf, en rechthoekig ipv vierkant.

(26 × 16.5mm2)

[nzall]

Silicon wavers worden "gegroeid" uit een kristal dat wordt rondgedraaid terwijl het groeit en daarna in plakken wordt gesneden. dus het gaat niet zozeer over moeilijkheden bij het verwerken maar eerder bij het produceren.

[CrazyJoe]

De hele wafer handling en belichting is ingericht op ronde wafers van 300 mm, dus alle handling en processing apparatuur (zoals wafersteppers e.d.) moet hier ook voor worden aangepast.

In principe betekent dat dus een compleet nieuw design voor deze apparaten, wat tijd en geld kost.

Daarnaast is in het verleden al een keer geprobeerd om naar ronde wafers van 450 mm doorsnee te gaan, maar dat bleek met zo'n hoge kosten gepaard te gaan voor nauwelijks lagere kosten per chip, dat deze poging gestrand is.

Zeker omdat het silicium schijnbaar meer problemen geeft naarmate je verder van het midden van het kristal komt, dus ook de uitvalpercentage van chips uit die gebieden als groter gezien werd.

[TheekAzzaBreek]

Helemaal mee eens.

Maar als je toch wil opschalen van 300 mm, is rechthoekig wel een logische oplossing.

Bij ronde wafers gebruik je deel van je machinecapaciteit maar beperkt: alleen wanneer de bredere delen van de cirkel aan de beurt zijn. Dat 'verlies' loopt op met de straal van de wafer. Met een rechthoek heb je een gunstiger verhouding machinebreedte / verwerkte oppervlakte.

Dus als je toch vindt dat het tijd wordt voor wat groters en je aanneemt dat tegen de tijd dat de hele toeleverketen voor dit formaat op gang komt er voldoende goede, betaalbare 550+ kristallen te koop zijn, klinkt dit heel logisch. Of dat realistische aannames zijn kan ik niet beoordelen.

[CrazyJoe]

Ik ben geen kristal expert, maar mogelijkerwijze is de reden voor ronde wafers een gevolg van het proces dat gebruikt wordt om de kristallen te "groeien" waaruit de wafers gesneden worden. Als dat het meest efficiënt gebeurt door ronde kristallen te maken, dan is het produceren van vierkante wafers mogelijkerwijze alleen mogelijk door grotere ronde kristallen te groeien en daar dan de vierkante wafers uit te zagen.

Dat betekent dus dat je de nodige afvalresten gaat produceren. Die zijn misschien wel weer te hergebruiken, maar het voegt natuurlijk weer een extra proces en handling stap toe aan de wafer productie.

[ManIkWeet]

Misschien kort door de bocht maar je kan 'm dan toch "veel groter" groeien en dan de ronding eraf zagen?
(ja, je hebt dan wel veel "afval")

[dasiro]

dat is waarschijnlijk wat ze gaan doen, tenzij ze een radicaal nieuwe groeitechniek ontwikkeld hebben. Die extra ronding wordt nu juist gebruikt om nog zoveel mogelijk oppervlakte te kunnen gebruiken, want als je het gewoon weg zou gooien/recyclen ben je nog veel meer oppervlakte kwijt dan nu.

[pegox]

Inderdaad: review: Hoe worden chips gemaakt? Miljardenindustrie onder de loep

[amigob2]

een silicon ingot wordt getrokken uit een vloeibaar bad van silicon.
En dat resulteer in een ronde ingot, om die weer vierkant te maken moet je dus een hoog weg frezen
En daar worden over het algemeen 0.8 millimeter dikke wafers uit gezaagd

Animation of silicon ingot growth
YouTube: Animation of silicon ingot growth inside an LCT furnace

[vanaalten]

Ik gok hier wat: zo'n wafer wordt nogal veel rondgedraaid om allerlei goedjes er op te spuiten en door draaien goed over het oppervlak te verdelen - en als je een rechthoekig ding hebt heb je misschien last van instabiliteit bij ronddraaien?

[CamelKnight]

Is dat draaien dan ook de reden dat een wafer altijd rond is? Ik heb me dat altijd afgevraagd

[cold_as_ijs]

denk dat dit ten eerste gewoon komt door hoe de wafers gemaakt worden. Ze dopen een silicium seed crystal (gewoon klein stukje silicium met juiste roosterstructuur) in vloeibare silicium en trekken deze omhoog. Dan ontstaat er automatisch een ronde staaf. Hier de animatie
https://www.youtube.com/watch?v=XbBc4ByimY8

[SillieWous]

Dat lijk mij niet het grootste probleem. Die kun je evt in een rechthoek snijden. Maar alle machines/processen zijn er op gebouwd dat die dingen rond zijn. Sommige kunnen waarschijnlijk zonder veel moeite worden aangepast. Maar voor iets als een spin-coater lijkt mij dat niet triviaal.

[cold_as_ijs]

ooh heb het niet eens over de gevolgen, simpelweg waarom we uberhaupt met rond begonnen zijn. Dat was de vraag van @CamelKnight

Niet alleen de tools, die niet bestaan zijn een uitdaging, maar ook hoe ga je om met de gevolgen van thermische stabilisatie, mechanische stress en zo kan ik wel even doorgaan

[Ludewig]

Het hele proces begint met vloeibaar silicium, waarin een stok wordt gehangen en langzaam wordt rondgedraaid. Vervolgens groeit daar een groot kristal aan. Een beetje zoals stalactieten groeien in een grot, maar dan natuurlijk op een veel beter gecontroleerde manier.

Dat kristal is dus altijd een cylinder. Daar worden plakjes vanaf gesneden, die dus rond zijn, en dat is de wafer. Ik neem aan dat ze in dit geval de randen eraf snijden, waardoor het een rechthoek wordt.

[Reactie gewijzigd door Ludewig op 23 juli 2024 10:23]

[BCC]

Het lijkt me dat ze juist vierkante kristallen kunnen groeien met deze methode. Ben benieuwd.

[Ludewig]

Ik ken geen methode om dat te doen. Het lijkt mij ook veel eenvoudiger om een grotere crystal te laten groeien met deze techniek die ze al volledig onder de knie hebben, en dan de cilinder bij te snijden tot een rechthoekig blok. Vervolgens kunnen ze daar dan weer rechthoekige plakken vanaf snijden.

Het afgesneden materiaal is dan ook geen afval, want dat smelten ze dan gewoon weer en kunnen ze weer gebruiken om nieuwe kristallen mee te maken.

[BCC]

Ja maar dat zou geen nieuws zijn toch ?

[vanaalten]

Hmmm, ik gok eigenlijk dat een wafer door de productietechniek rond is. Maar kan er flink naast zitten. Ook bij m'n vorige reactie trouwens.

[pljanson]

Dit is indedaad een van de productie stappen (in iedergeval toen ik er nog in zat, photo lak spinnen voordat ze onder de ASML machine beligt worden).
Ook heb later aan wafermaps met test resultaten gewerkt en was inderdaad de yield aan de rand minder (van complete devices). Het lijkt mij dat je dus niet zomaar alle processen (met spinnen) op een rechthoekige wafer kan doen, omdat een rechthoek minder stabiel spint. Dus ze zullen ook wel aan een andere process stappen werken.

PS als je naar het TSMC logo kijkt zie je een wafermap waar aan de rand ook een boel devices (rechthoekjes) zitten die niet niet helemaal complete zijn. Dus dat is "verspilde ruimte". Daar worden meestal ook geen devices op gemaakt, maar soms wel andere circuits om bv process kwaliteit te meten.

[g4wx3]

Het zal niet gebeuren.
Zelfs schijven van 450mm ipv 300m is niet gelukt. Enerzijds moet heel de industrie om, anderzijds zijn chips in het midden nog steeds altijd beter dan deze naar de buitenkanten, vanwege centrifuge-stappen die sneller werken.
Vierkantie is moeilijker in de industrie. Iets perfect rond maken en bewerken is heel gemakkelijk want draaien en freezen.
En Schijven zijn gemakkelijk centrifigaal te bewerken en vlak te maken. Zoals vinyl of cdees
Ik heb geen idee hoe ze dat afvlakken en egaal centrifiugeren vierkantig gaan aanpakken.

[Reactie gewijzigd door g4wx3 op 23 juli 2024 10:23]

[pietje63]

510x515mm, waarom dan geen vierkant, die paar mm? Of sluit dit beter aan bij maat chips (hebben die allemaal zelfde maat)?

[DvanRaai89]

Houvast? Zodat een robot 'm ergens in kan sliden? Maar ja, dan 2.5mm aan beide zijden ook niet zoveel...

[dft2]

Beetje vaag verhaal, begint met packaging capacity maar uiteindelijk gaat t om een hele andere wafer afmeting/vorm. Impact daarvan is op de front-end (wafer fabricage) een stuk groter dan op de back-end (assembly/packaging).

[Mitsuko]

Toen ik "rechthoekig" zag dacht ik "dus ovaal?" maar het gaat dus echt om relatief rechthoekige substraten, bijna vierkant. Geloof dat je over het algemeen wel meer defecten hebt hoe verder je van het centrum af komt, dus ben benieuwd hoeveel die extra hoeken opleveren (die immers nog verder van het centrum afzitten).

[Horatius]

Weet vrij zeker dat defecten hetzelfde zijn over de hele wafer, zou ook niet weten waarom dit niet zo zou zijn.

[a_rated]

Ze zijn zeker niet hetzelfde over de hele wafer. De yield ligt inderdaad lager bij de rand.

[Horatius]

Bron?

[Horatius]

Naar verwachting duurt het nog enkele jaren voordat TSMC deze techniek op grote schaal kan aanbieden

Als het enkele jaren zou zijn lijkt mij dat vrij bizar, althans voor euv. ASML maakt die dingen zo snel als ze kunnen, om dit productieproces aan te passen terwijl productie al compleet vol zit zou een bijzondere keus zijn.

Hier zullen absoluut onderzoeken naar lopen, ook bij ASML. Maar in productie dit realiseren binnen enkele jaren, heel misschien op DUV of andere technologieën welke meer volwassen zijn en extra capaciteit is maar niet EUV.