Samsung is begonnen met de massaproductie van de vijfde generatie van zijn 3d-v-nandgeheugen. Dit nieuwe geheugen bestaat uit in ieder geval meer dan 90 lagen geheugencellen en gaat gepaard met een nieuwe interface, relatief minder stroomverbruik en een lagere latency.
Volgens de fabrikant wordt er een nieuwe, zogeheten ‘toggle ddr 4.0-interface’ gebruikt. Daarmee kan het 256GB-v-nand een datasnelheid van 1,4Gbit/s halen, wat een verbetering van 40 procent is ten opzichte van de voorganger met 64-laags-3d-nand. Verder is de spanning teruggebracht van 1,8 naar 1,2V, wat voor het energiegebruik compenseert voor de snellere interface. Het totale energiegebruik is daardoor vergelijkbaar met de 64-laags-chip.
Samsung vervaardigt het nieuwe geheugen in eerste instantie in de vorm van tlc-dies met een capaciteit van 256Gbit. Later moeten er grotere dies volgen, waaronder 1Tb-qlc-nand waarbij elke cel uit vier bits bestaat. Bij het nieuwe geheugen bedraagt de schrijfsnelheid 500 microseconden, een verbetering van 30 procent; de fabrikant heeft de responstijd die nodig is voor het lezen verlaagd naar 50 microseconden.
De fabrikant geeft niet veel informatie over het productieproces, maar meldt wel dat de hoogte van elke laag van een geheugencel met 20 procent is verlaagd. Dat draagt volgens Samsung onder andere bij aan een betere efficiëntie van de dataverwerking. Ook zou de fabricageproductiviteit met meer dan 30 procent zijn verbeterd.