GlobalFoundries demonstreert techniek voor gestapelde chips

Chipfabrikant GlobalFoundries heeft een testchip ontwikkeld die de TSV-techniek van het bedrijf demonstreert. Met die Through Silicon VIA-technologie moeten chips op elkaar gestapeld kunnen worden.

Het stapelen van chips moet kleinere chippackages tot gevolg hebben. Het wordt nu ook al toegepast, maar wordt dan alleen met losse chips gerealiseerd. De verbindingen lopen daarbij extern en zijn relatief traag. Het gebruik van Through Silicon Vertical Interconnect Access's, waarbij interconnects als tunnels door de verschillende plakjes silicium van de gestapelde chips lopen, levert door de kortere afstanden en een groter aantal verbindingen betere prestaties. GlobalFoundries heeft deze technologie gedemonstreerd met 20nm-chips.

Met de TSV's wil GlobalFoundries zogeheten 3d-chips op 20nm mogelijk maken. Daarbij zouden verschillende types chips, zoals flashgeheugen, werkgeheugen en rekencores gecombineerd kunnen worden. GlobalFoundries heeft sram-dies met elkaar verbonden, waarbij de 20nm 3d-chips evengoed werkten als losse 20nm-chips. De testchips van GlobalFoundries zouden de eerste werkende chips met TSV's op 20nm zijn.

Een door GF ontwikkelde techniek om de contacten van de koperen interconnects te beschermen moet het toevoegen van TSV's aan de eerder ontwikkelde 20nm-productiemethodes relatief eenvoudig maken. De volgende stap voor GlobalFoundries is de productie van 3d-testchips, waarmee partners aan de slag kunnen. Die zouden dan kant-en-klare 3d-libraries kunnen gebruiken om hun producten te ontwikkelen.

Reacties (27)

[Vaudtje]

Dit heeft vast iets te maken met die Hybrid Memory Cubes?
GlobalFoundries staat in de lijst van adopter members en de HMC uitleg meldt ook het gebruik van Through Silicon Vertical Interconnect Access.

[Mraedis]

Dit zijn natuurlijk zaken die voornamelijk gelden voor laagverbruikende chips, en niet voor vreselijk warme cpus en dergelijke. Zie je de thermische build-up al gaan van een paar coretjes die op 100% draaien?

[bbc]

Ik ging het net zeggen. Je kan ook geen koeling tussen de lagen aanbrengen, aangezien alles platter moet voor mobieltjes en dergelijke. Het tegendeel ljkt me waar, hoe meer je die handel kan uitsmeren hoe makkelijker te koelen. Het lijkt me dus niet echt iets voor dat toepassingsgebied.

[Gwunnik]

Ik ben niet heel erg op de hoogte van chiptechnologie/ontwerpen hoor, maar hoeveel (meer) warmte wordt er extra gegenereerd als je 1 of 2 laagjes Silicium extra op elkaar bakt?

En kan je dan niet gewoon de onderdelen die minder warmte genereren (lijkt me dat hier verschil in zit binnen een chip) onderop bakken?

Mij lijkt het namelijk juist nuttig als je middels die 3D verbindingen bepaalde onderdelen van de chip dichter bij elkaar in de buurt kan plaatsen om de verbindingen korter te maken en daarmee dus snelheid te winnen.

Of praat ik nu onzin? Vind het wel erg interessant, dus als iemand het me uit kan leggen, top!

[Verwijderd]

Het gaat er niet om dat je meer warmte genereert. Het gaat erom dat de warmte goed kan worden afgevoerd. De lagen die 'onderop' liggen krijg je gewoon veel lastiger gekoeld omdat de warmte simpelweg door meer lagen heen moet.

Als je een huidige processor neemt, deze 2 keer dubbelvouwt hou je ook maar 1/4e van de oppervlakte over. Dat gaat ook effect hebben op de koeling

[strekie]

Wie weet gebruiken ze die Through Silicon Vertical Interconnect Access ook om warmte af te voeren. De chip doorboren met van die via's, metaalvlak langs een kant en je hebt koeling doorheen je chip

[pe1dnn]

Het gaat er niet om dat je meer warmte genereert. Het gaat erom dat de warmte goed kan worden afgevoerd. De lagen die 'onderop' liggen krijg je gewoon veel lastiger gekoeld omdat de warmte simpelweg door meer lagen heen moet.

Kortom, het hangt er vanaf hoe isolerend silicium is en dat valt misschien nog best mee. Grootste boosdoener voor koeling zijn lucht laagjes omdat lucht een super goede isolator is voor warmte. Dus misschien valt het mee.

Maar zelf denk ik dat dit toch meer iets is voor flash chips en dergelijke. Het rekken en krimpen zal ongetijfeld ook mechanische stress geven op die vertikale interconnecties.

[Durandal]

Ik neem aan dat silicium ook netjes in een kristalrooster zit dus dat rekken en krimpen zal wel mee vallen. Ik heb in ieder geval nog niet van een IC gehoord dat 'ie gebarsten zou zijn (wel geexplodeerd).

[Flaat]

Klopt als een bus, maar je koelt tegenwoordig alleen de bovenkant. Je zou natuurlijk ook aan beide kanten van de cpu kunnen koelen waardoor je geen gekoeld oppervlakte verliest. Bijvoorbeeld relatief kleine koeling aan de onderkant waar bv ram/cache zit en meer koeling aan de bovenkant waar de cpu zit om maar iets te noemen.

[BlaDeKke]

Als één laagje silicium al een TDP van 140 watt geeft (in het geval van high performance cpu's) ga je daar geen 2 laagjes nog bovenop leggen. Dan krijg je de warmte in mijn ogen echt wel onmogelijk afgevoerd.

[Reactie gewijzigd door BlaDeKke op 23 juli 2024 12:56]

[Stray]

Alsof iedere chip die geproduceert wordt ook een highend CPU is. Er zijn genoeg toepassingen die niet zoveel verbruiken en waar oppervlakte belangrijker is dan maximale performance.

[madhapee]

1. de eerste 3D chips zullen waarschijnlijk low power chips zijn waar vooral de bandbreedte verhoogd wordt door het plaatsen van het geheugen op de core.

2. de TSV zorgen voor verbeterde verticale heat spreading

3. als het echt moet kun je wel een microchannel koeler tussen de 3D chips designen. Een silicon microchannel koeler kan een dikte hebben van 0.2 - 0.5 mm. Er zijn verscheidene groepen bezig met het ontwikkelen van deze technologie

IBM Zurich is ondere hier mee bezig:

http://www.electroiq.com/...ooling-for-future-3d.html

[Verwijderd]

Goed nieuws voor GBF !

Hiermee zit AMD dan een keer aan de goede kant van een technologische doorbraak.....

@mraedis hierboven:
Er staat letterlijk rekenkernen in het artikel:
"Daarbij zouden verschillende types chips, zoals flashgeheugen, werkgeheugen en rekencores gecombineerd kunnen worden".
Dus ik heb zo het vermoeden dat deze techniek ook werkt voor cpu/gpu/apu.

Zie het niet als 10 zware cpu's boven elkaar gestapeld, maar als een verregaande efficiente integratie van de belangrijkste pc onderdelen.

Daardoor kan dit (12,5X12,5X5,0 CM) :
productreview: Zotac ZBOX Nano AD10 review door Verwijderd
Ineens zo groot worden als een luciferdoosje.

Veel efficienter, minder te koelen en veel compacter dus.

@dreamvoid hieronder:
AMD is nooit eigenaar geweest van GBF. Slechts belanghebbende en aandeelhouder.
Bovendien is AMD zijn verplichte afname aan het afbouwen bij GBF, dat was noodzakelijk gezien de wereldwijde dalende vraag naar Intel en AMD chips, dat is iets anders dan losmaken.

@edit dreamvoid hieronder:
Je weet dat ik AMD aandeelhouder ben waardoor je toch mag verwachten dat ik minimaal een heel klein beetje op de hoogte ben van wat AMD deed en doet. Enne Dresden is nog geen GBF met een wereldwijde investering van 19,5 miljard dollar in chip fabs op ten minste 4 locaties, iets waarvan AMD alleen maar kon dromen......

[Reactie gewijzigd door Verwijderd op 23 juli 2024 12:56]

[TweakingRens]

Ook voor het eerst, helaas
Volgens mij is dit trouwens alleen voor RAM:
"GlobalFoundries heeft sram-dies met elkaar verbonden"

[VNA9216]

Op deze manier kunnen ze mooi bijvoorbeeld een GPU en VRAM op elkaar bakken. Dat verlaagt de latency en storingsgevoeligheid, en maakt het ook makkelijker (en goedkoper) om veel verbindingen van VRAM naar GPU te maken, met als gevolg (in theorie) een fors grotere hoeveelheid geheugenbandbreedte, en een lagere latency. minpunt is het afvoeren van de hitte, maar daar zullen ze ook wel oplossingen voor hebben.

[Reactie gewijzigd door VNA9216 op 23 juli 2024 12:56]

[deraco96]

Dat zijn toch verre-toekomstplannen van nVidia? Als ik het me goed herinner wilden ze idd het VRAM bovenop de GPu zetten waardoor GPU's véél zuiniger gaan worden.

[VNA9216]

Klopt. NVidia heeft het ook in de planning staan. Omdat de gpu dan minder hoeft te wachten gaan de prestaties per watt aardig omhoog schijnt.

[Malantur]

De demonstratie van de nieuwe techniek en nieuwe processorgrootte gebeurde momenteel enkel met sram, aangezien dat eenvoudige chips zijn. In latere fase gaan ze het ook toepassen op andere types.

[Dreamvoid]

AMD is geen eigenaar meer van Global Foundries, en is ook als klant behoorlijk bezig zich los te maken, ze bakken hun bestverkochte chips (Brazos en de GPU's) al bij TSMC.

(edit: AMD had vroeger zijn eigen fabs. Die zijn in 2009 afgesplitst onder de naam Global Foundries. AMD had daar tot vorig jaar daar nog een aandeel in, en een hele dure afnameverplichting. Die zijn er nu niet meer)

[Reactie gewijzigd door Dreamvoid op 23 juli 2024 12:56]

[Erycius]

Gestapelde chips? Dat is toch gewoon Pringles?

[Astennu]

Allemaal leuk en een leuke techniek. Maar ze moeten snel eens met bruikbare productie processen komen voor klanten. En vooral voor AMD. AMD heeft er nu al jaren last van dat GF zo ver achter loopt op Intel. Met 20nm chips zou AMD veel beter met intel kunnen concurreren dan het nu kan doen.

[vlaaing peerd]

de R&D zit nog steeds bij AMD zelf en die komen dus met de ohtwerpen die GF moet uitpoepen. Lijkt me niet dat je GF daarvan de schuld kan geven.

@anderen hierboven.

Als je aandeelhouder bent, ben je ook eigenaar. Zover ik weet heeft AMD nog altijd een pak aandelen in GF en is dus daarmee ook nog steeds (deels) eigenaar.

[Dreamvoid]

De laatste aandelen zijn een jaar geleden verkocht.

Overigens is er bij deze 'cutting edge' nodes wel degelijk veel samenwerking tussen foundry en chipdesigner - het is geen kwestie van zomaar een blauwdruk voor een nieuwe chip over de muur gooien, en zeggen "bak het maar".

[Reactie gewijzigd door Dreamvoid op 23 juli 2024 12:56]

[Astennu]

Nee GF heeft geen high end 28nm productie proces klaar. Alleen voor low power spul maar geen 28nm SOI. Het ontwerp is zo ver ik heb begrepen het probleem niet. Als het had gemoeten hadden ze ook wel een 20nm chip kunnen laten bakken.

Heel wat jaren terug was het AMD's eigen schuld maar op dit moment is het toch en GF die zijn belofte niet na komt wat betreft een kleiner proces dan 32nm.

Het zou best kunnen dat ze meteen naar 20nm gaan maar dat duurt helaas nog even voordat dat zo ver is.

[sfranken]

@astemenu
AMD wil helemaal niet met intel concurreren op hoog niveau. AMD bakt chips voor de htpc's en huis-tuink en keuken computers, voor een schappelijk prijsje.

Het voordeel is dat het topmodel echt wel goed is, ik heb zelf een AMD FX-8120 octocore en die rekent toch wel bloedsnel met GCC (-j16), sneller dan de snelste i7 (vorige generatie), dat heb ik getest.

[Dreamvoid]

AMD heeft wel degelijk ambities die wat hoger liggen dan alleen low-end chips. De problemen met Global Foundries' SOI productieproces zorgen ervoor dat ze nu geen competitieve high end chips hebben, maar dat hoeft echt niet altijd zo te zijn.

[Damic]

[jokermode]Ha gestapelde chips, ze hebben bij Pringles op bezoek geweest alle chips op elkaar gestapeld in 1 dozeken.[/jokermode]

Leuk om te lezen dat ze de interconnects nu ook on silicium hebben en niet langs de buitenkant == More speed, more speed