Toshiba claimt kortere ontwikkeltijd chips door simulaties

Het Japanse Toshiba heeft de tijd die nodig is om een chip te ontwikkelen verkort door meer gebruik te maken van computersimulaties. Toshiba hoopt dat de verkorte ontwikkelcyclus het bedrijf zal helpen om staande te blijven in de toegenomen concurrentiestrijd tegen onder andere de Koreanen. Het aantal proefproducties van chips is door de simulaties afgenomen van drie à zes tot slechts één. Het is de bedoeling dat het nieuwe ontwikkelsysteem in 2005 volledig operationeel zal zijn in Toshiba's fabriek in Oita; hier zullen chips voor Sony's gameconsoles geproduceerd gaan worden. Het gebruikte simulatieprogramma simuleert enkele honderden chemische en fysische reactie die plaatsvinden tijdens het bakken van de chips. Onderzoekers moesten de informatie om tot het meest optimale productieproces te komen, tot op heden vergaren door een aantal proefproducties uit te laten voeren:

Up to now, getting the information needed to determine optimum manufacturing conditions has involved between three and six trial productions, each taking an average of two weeks. The new technology requires only one trial production, thereby drastically shortening the development process.

Reacties (9)

[Anoniem: 5624]

is toshiba now het eerste bedrijf wat dit doet of word het al langer gedaan?

Alle chipontwerpers gebruiken al heel lang simulatie tools om het gedrag van een ontwerp te kunnen bekijken zonder een prototype te hoeven produceren. Hiervoor wordt vaak een speciale 'programmeertaal' gebruikt (VHDL) waarmee de opbouw van de chip beschreven wordt. Vrijwel alle chip design tools kunnen een VHDL source exporten, of kunnen zelf een simulatie draaien.
Probleem was echter altijd dat problemen als interferentie en parasitaire capaciteiten en inducties tussen verschillende onderdelen op de chip hiermee meestal niet te achterhalen waren, omdat de simulatie niet de daadwerkelijke layout van de chip simuleert, maar alleen logische (digitale/analoge) werking van de ontworpen schakeling.

Het lijkt mij dat Toshiba nu een simulatie tool ontwikkeld heeft waarmee ze de daadwerkelijke chip layout (dus de plaatsing van schakelingen en 'bedrading' op de chip) kunnen simuleren.

[martijn_brinkers]

Volgens mij gaat het hier om een ander soort simulatie dan de simulatie van het elektronische circuit.

Toshiba's new technology simulates hundreds of chemical and physical reactions that occur during the semiconductor production process.

Dit is een simultatie van het chip 'bak' proces waardoor ze sneller weten hoe ze hun machines optimaal moeten instellen

Up to now, getting the information needed to determine optimum manufacturing conditions has involved between three and six trial productions, each taking an average of two weeks. The new technology requires only one trial production, thereby drastically shortening the development process.

[Countess]

mmm dat gaat een flinke kosten (en tijd natuurlijk) besparing opleveren in de ontwikkeling van nieuw chips.

is toshiba now het eerste bedrijf wat dit doet of word het al langer gedaan?
als toshiba de eerste is lijkt me dat andere bedrijven snel zullen volgen.
en op de computer kan je nog eens wat "geks" uitproberen. een gokje wagen wat bijvoorbeelt niet genoeg kans van slagen heeft om er een echte (dure) proef draai aan te besteden.

[Anoniem: 67005]

Ik kan mij herinneren dat deze VHDL simulaties al behoorlijk wat tijd vergden om een nuttige run te draaien, en dan nog eens wat tijd nodig hadden om door mensen < ?! geinteperteerd dienen te worden voor het correct gedrag. dit hele proces was ook al genoeg voor enkele weken......
ik kan mij wel voorstellen dat het veel geld scheelt ( een try-run op een layout kost >> geld tov manuren )

als het inderdaad om een layout-simulatie gaat, is dat een behoorlijke vooruitgang !! hoewel ook hier hetzelfde verhaal opgaat, de controle moet ook weer gedeeltelijk door mensen worden geinteperteerd !
( == bye, bye groot deel tijdwinst )

[wimwest]

Electronische layout simulaties (parasieten e.d.) bstaan al jaren. Dit is duidelijk een simulatie van het chip-bak proces om in een keer de machines juist in te stellen.

[Petzl]

NVIDEA heeft toch ook zo een mega server ruimte voor die dingen ....

[Anoniem: 52488]

Nvidea bakt zelf geen chips, hoeft dus ook niet te simuleren hoe je chips moet bakken.Dat doet TSMC (of zo) voor ze.

Nvidea ontwerpt alleen een processortje, maar daar bestaan al 35 jaar simulators voor. Onder andere VHDL-simulator (zoals hierboven reeds gesuggereerd), maar ook simulators als Spice. En natuurlijk heb je nog wat feature-extractie-programma's nodig om de paracitaire capaciteiten op de juiste manier te simuleren.

[VisionMaster]

Ik kijk nu nog even terug in mijn gedachten naar die leuke avi movies over de 'fabriek' bij nVidia van een paar jaar terug. Toen hadden ze al een flink cluster staan om simulaties te maken van alle chips die ze maakten.
nVidia produceerd (afaik) nog steeds helemaal niets, ook geen proef-chippy
Ik kan aardig goed begrijpen dat ze een flinke ontwikkeltijd door simulaties terug winnen. Ik begrijp ook dat ze het als reclame voor Toshiba gebruiken. Ik ga het bericht er nog eens goed over na lezen, want revolutionair is het totaal niet.