Foto toont mogelijke engineeringsample AMD EPYC Genoa-X-cpu met 3D V-Cache

Er is een engineeringsample van een AMD EPYC Genoa-X-cpu opgedoken op een Chinese website. Deze server-cpu is gebaseerd op Zen 4 en beschikt over 3D V-Cache. AMD bevestigde het bestaan van Genoa-X eerder, maar er is nog geen releasedatum bekend.

De onuitgebrachte processor verscheen onlangs in de verkoop op Chinees platform Goofish, merkte Twitter-gebruiker Olrak29_ op. Op dat platform voor tweedehands producten duiken vaker onuitgebrachte hardware en engineeringsamples op, schrijft ook VideoCardz. Het betreft een sample van de EPYC 9684X-cpu, waarover eerder al details rondgingen. De chip zou beschikken over 96 cores en meer dan 1GB aan L3-cache. De cpu lijkt wat ontwerp betreft op de huidige Genoa-processors in de EPYC 9004-serie.

AMD Genoa-X wordt de opvolger van Milan-X en krijgt 3D V-Cache. Daarmee wordt 64MB extra L3-cache boven op iedere ccd gestapeld. Genoa beschikt over maximaal twaalf van dergelijke ccd's en zou daarmee maximaal 768MB extra cache krijgen. Dit komt beschikbaar naast de 384MB L3-cache waar Genoa standaard over beschikt, voor een totaal van 1152MB L3-cache.

De komst van AMD's EPYC Genoa-X-serverprocessors met 3D V-Cache werd eerder al bevestigd. De cpu's verschijnen naar verwachting later dit jaar, hoewel AMD nog geen specifieke releasedatum heeft bekendgemaakt. Het bedrijf deelde ook geen specificaties van specifieke modellen.

Reacties (56)

[TweakingRens]

Zou je dan Windows XP volledig in de cache kunnen installeren?

[Gamebuster]

Ik had begrepen dat toegang tot de cache anders werkt dan toegang tot werkgeheugen (RAM), waardoor het niet mogelijk is om een OS te draaien vanuit cache. Ik gok dat de instructies er simpelweg niet voor zijn.

Overigens, zelfs met moderne, “normale” CPUs heb je al voldoende cache om een oud OS te draaien. Er zijn prima betaalbare CPUs met meer dan 100MB cache; Ik neem aan dat een oude Linux versie (of een gestripte varant) je wel kan installeren/draaien met 100MB

[Reactie gewijzigd door Gamebuster op 30 juli 2024 09:58]

[migjes]

zoek eens op hoe een computer door zijn eerste boot stapjes heen gaat.
dan zie je toch dat het antwoord ja is maar ook weer nee.

als de processor net stroom heeft gekregen, dan heeft hij nog geen weet van hoeveel en wat voor geheugen hij heeft.
op dat moment word er een micro code in de L1 geladen en dat is dan je OS waar mee hij uit zoekt wat voor geheugen en disks etc etc hij heeft, dit is dus ja het kan.

zo ver ik weet kan dit dan weer niet voor de L2 of de L3.
maar als je de micro code zou aanpassen dan dan zie ik geen dingen die het tegen gaat om toch je cache als werk geheugen te gebruiken in sommige processoren.
(maar er zijn veel verschillende soorten cache op de processor, dus per type processor kan de hoeveelheid geheugen anders zijn als het marketing getal, zoals kan het alleen met de L1 of kan het ook met de L2 of L3 cache .)

ik denk dat we vast nog wel eens een keer een processor gaan krijgen die zijn werkgeheugen gewoon op de chip heeft zitten.

[lezzmeister]

Dat is meer een buffer voor het werkgeheugen maar als je een hap L4 erop klapt dan zou het vast kunnen werken zonder losse repen te plaatsen.

Als dat de norm wordt is het wel heel saai en inflexibel qua bouwen, dat lijkt me dan weer net niks.

[blorf]

Het zou moeten kunnen als je deze test-processor hebt en de apparatuur om daar iets in te laden zonder een complete chipset eromheen.
Volgens mij moet je, om native executables te draaien, in machinetaal een framewerk maken die de normale adressering van de externe systeem-RAM vervangt met verwijzingen naar een interne cache. Het is alleen nogal zinloos omdat niemand de spullen heeft om een CPU op deze manier toe te passen.

[!GN!T!ON]

Apple komt met de M1 Chip al in de buurt. Daar zitten nog wel discrete ram chips op, maar wel op de die van de SoC.

https://upload.wikimedia....40px-Mac_Mini_M1_chip.jpg

[BramVroy]

Je kan toch (zelfs zonder harddrive/OS) toch gewoon je bios in en daar vindt je toch ook al die informatie? Waarom zou je CPU moeten achten op het laden van het OS om deze info op te zoeken?

Edit: uit reacties hieronder maak ik op dat het niet om je typische Windows, Linux, MAC OS gaat maar dat hier met "OS" een mini—OS-dingetje wordt bedoeld. Ik leer elke dag nog wat bij!

[Reactie gewijzigd door BramVroy op 30 juli 2024 09:58]

[rob12424]

DSL misschien?

http://www.damnsmalllinux.org/

[Gamebuster]

Er is geen grap

[GertMenkel]

Tijdens het opstarten van een moderne CPU wordt er al een minibesturingssysteem gedraaid in de cache van de CPU omdat het geheugen nog niet geïnitialiseerd is.

Helaas zal het in de praktijk niet zo snel werken omdat je vanuit cache geen DMA of interrupts kan triggeren. Het zou wel een leuk project zijn om zoiets te doen met een kernel die geen IOMMU/DMA IO nodig heeft. In theorie zou je een "driver" kunnen schrijven die speciale cache-adressen naar RAM doorstuurt om toch beeld en input te kunnen doen...

Zou alleen wel erg jammer zijn als je dan een programma draait dat de cache clear instructie uitvoert en in één keer je halve OS weggooit

[migjes]

ik dacht (maar kan allang weer zijn veranderd door de jaren heen).
dat de micro code bij boot (van 8kb?) in de L1 werd geladen van de eerste processor.
en dan is de processor hardwired om de eerste instructie van die code uit te voeren.
als hij verder gaat met zijn boot?

dan zou je de L1 en de L2 gewoon als cache kunnen gebruiken, maar de L3 (of de 3D V-Cache) als geheugen, maar dat zal veel low level programmeer werk kosten.
dan zou je de cashe clear gewoon op de L1 en L2 kunnen uitvoeren maar niet op de L3.

weet je zeker dat je geen DMA of interupts kan triggeren?
(ik dacht dat het wel zou kunnen, maar te lang uit dit low level dingetje om eerlijk te zijn om het te weten.)

[Reactie gewijzigd door migjes op 30 juli 2024 09:58]

[GertMenkel]

Het opstarten van een computer is tegenwoordig een heel gedoe (vandaag kwam toevallig net dit artikel uit dat de moderne bootmethode van Intel beschrijft). Er is iets dat lijkt op de goede oude reset vector, maar zo simpel is het al lang niet meer nu alles cryptografisch wordt geverifieerd.

Ik geloof niet dat je DMA en interrupts goed werkend kunt krijgen voor gebruik met andere hardware zonder de IOMMU. Je kunt met I/O instructies nog iets aan uitwisseling doen, maar de meeste hardware werkt niet meer zo. USB gaat bijvoorbeeld al niet meer lukken. Misschien dat je een seriële poort en een PS/2-poort zou kunnen gebruiken als I/O?

Sowieso zul je voor zoiets extreem low level moeten gaan, tot op het niveau van de Minix-kernel die stiekem binnen Intel-processors draait of de ARM core binnen je AMD CPU. Je hebt buiten dar systeem, wel iets toegang tot cachebeheer maar ik denk niet dat je genoeg controle hebt om daadwerkelijk cache als RAM op te zetten nadat de CPU eenmaal draait.

[MSalters]

"Cache als RAM" is eigenlijk niet eens zo'n moeilijke truc. Je kunt gewoon de write-back uitzetten. Zolang je geen non-temporal writes doet (die de cache negeren) worden al je writes naar RAM dan gewoon in de cache gebufferd, zoals normaal. En reads komen dan uit de cache. Het enige verschil is dat je "out of memory" opeens veel eerder komt.

Met deze simpele truc heb je dus L1, L2 én L3 cache beschikbaar. Enige nadeel: page tables, virtueel geheugen en DMA werken niet, want de hele IOMMU negeer je dan.

[vlaaing peerd]

Tijdens het opstarten van een moderne CPU wordt er al een minibesturingssysteem gedraaid in de cache van de CPU omdat het geheugen nog niet geïnitialiseerd is.

Die draait vanaf de EEPROM chip. Tot aan de geheugentest word eigenlijk alleen de ROM µCode geladen en je kan niet echt zeggen dat de CPU een mini-OS draait in de cache voor puur en alleen de CPU initialisatie. Het gehele bootproccess tot aan het (volledige) OS zou je wel kunnen beschouwen als een minibesturingsysteem, maar die is BIOS resident.

[SunnieNL]

Tenzij je elke keer dat je je pc wilt gebruiken eerst de setup van windows wilt doorlopen, zou ik het niet in de L3 cache installeren (buiten het feit dat het toch al niet kan).
In theorie zou het wel kunnen dat na het starten van Windows op een gegeven moment alle data die de CPU nodig heeft in de L3 cache staat, maar in de praktijk zal dat ook niet snel gebeuren.

[Jan-Will3m]

Wat ik me afvraag, is dit gestolen?
Het lijkt me sterk dat AMD engineering samples verkoopt.
Dat dit op straat ligt, betekent dat dat de concurrentie een informatie voordeel heeft?
Is het wel verstandig om engineering samples in China te maken?

[Blokker_1999]

Nee, engineering samples gaan naar vele bedrijven zodat zij op tijd kunnen beginnen met het ontwerp van de nodige onderdelen zoals moederborden. Die moet men ook kunnen testen en dat kost ook veel tijd. Van zodra er nieuwere samples zijn die dichter bij het eindresultaat staan of wanneer er finale ontwerpen zijn dan worden deze productiesamples overbodig.

In principe vallen deze onder NDA en ik neem aan dat AMD over het algemeen gewoon vraagt om ze correct te vernietigen. Dat houdt medewerkers van die bedrijven natuurlijk niet tegen om ze van de vuilbak te redden.

[Hans1990]

In principe vallen deze onder NDA en ik neem aan dat AMD over het algemeen gewoon vraagt om ze correct te vernietigen. Dat houdt medewerkers van die bedrijven natuurlijk niet tegen om ze van de vuilbak te redden.

Afhankelijk hoe paranoide een bedrijf als AMD is laten ze je de samples per SKU terugsturen en archiveren/vernietigen ze die zelf. Het is vrij eenvoudig om (heftige) sancties in NDAs op te nemen als niet alle SKU's terug komen on-request. Echter het is puur gissen hoe elk bedrijf dit regelt en/of hoe (danwel niet gepland) deze leaks naar buiten komen. Het is maar ook net door welke handen zo'n CPU gaan in het bedrijf, en of iemand ongemerkt even een foto kan maken.

Een andere anecdote is dat Intel meerdere "levels" aan boeken heeft mbt technische documentatie om bvb een werkend moederbord of BIOS te ontwerpen. Een NDA voorziet vaak al dat je documenten niet mag afdrukken (of rondslingeren), dupliceren/fotograferen, enz. Maar er zijn ook verhalen waarbij Intel engineers persoonlijk langs komen met aanvullende databoeken, die je enkel mag inzien onder hun toezicht, en daarna alles weer terug meenemen als je klaar bent. Een application engineer mailen ipv een PDFje

[SgtElPotato]

De kans is groter dan AMD deze zelfde vernietigd. Daarnaast houd het medewerkers zeker wel tegen om deze te redden van de vuilbak, dat is namelijk diefstal, lijkt me niet helemaal de bedoeling.

[xtlauke]

Nee, dit is gewoon de marketing machine die weer aan het werk is. Is al een half jaar geleden ingepland. Een strategie die toch wel al ruim 10 jaar bestaat (en voor CPU engineering samples volgens mij veel langer). Dit is blijkbaar gewoon een effectieve manier om extra / gratis advertising te krijgen. Zorgt toch weer ervoor dat mensen clicken, lezen en zelfs commentaar geven (inclusief ik zelf). Het daadwerkelijke vooraankondigen, officieel aankondigen, meer details uitbrengen, releasedatum aankondigen, prijs aankondigen, previews laten doen, reviews laten doen, etc. etc. kan allemaal nog steeds. Maar hoe vaker je in het nieuws bent hoe beter en breder je bereik.

"Oopsie, we zijn weer een paar engineering samples kwijtgeraakt aan mensen die deze verhandelen en/of op Twitter posten. En dit is nog wel de 54e keer dat op een rij gebeurt, wat een toeval!"

[hooibergje]

Als die over 15 jaar compleet obsolete zijn, zijn het geniale onderzetters!

[Klaus_1250]

Ik denk dat deze over 15 jaar nog prima dienst kunnen doen, zij het in een andere setting.

Vandaag de dag kan je met eenvoudig gebruik van een PC ook nog gewoon overweg met een processor van 15 jaar oud, bv LGA 1366. De tijd dat microprocessor per generatie een veelvoud sneller worden ligt toch wel weg achter ons. Is meer langzame evolutie geworden.

[hooibergje]

Dit is een datacenter CPU, en die gaan pakweg 10 jaar mee. Voor het optimisme heb ik het omhoog afgerond naar 15. Daarna is de rekenkracht compacter en dan verdient zich terug.

Ik heb de vuistregel:
De kosten van een cluster bestaat uit drie delen die ongeveer even groot zijn:
1: de aanschaf van het cluster
2: de stroom om het tien jaar lang te runnen
3: de stroom om het tien jaar lang te koelen.

De stroomkosten worden na een tijd doorslaggevend om te upgraden, ook al doe het cluster het nog steeds prima. Desondanks verwacht ik dat deze processoren dan nooit onder een bureau te komen staan, omdat de infrastructuur er omheen buitenproportioneel duur is in verhouding met tegen die tijd moderne en zuinige main stream processoren en hun omgevingen.

[The-Source]

Heb je dan factor 4, verwerkingskracht niet ergens in deze berekening nodig? Deze zit namelijk aan stroom en koeling gekoppeld, x Watt vs x Verwerking.
En inherent dus ook aan aanschaf nieuw cluster waarbij je Nieuw Verwerkingskracht krijgt tegen nieuwe stroom/koeling kosten vs tijd of het gerechtvaardigd is.

[hooibergje]

Het is inderdaad iets genuanceerder, zoals je zegt.

Zo heb ik bijvoorbeeld ook de kosten van het gebouw niet meegerekend.
Als je duurdere CPUs neemt, heb je minder gebouw per rekenkracht nodig, wat dan weer goedkoper is.

[Yzord]

Zo dan, wat een koelkast pff. Nog even en we hebben een stoeptegel size cpu haha. Wel uber dik natuurlijk

[ari2asem]

die is er al. hoef je er niet op te wachten.

https://www.cerebras.net/product-chip/

[lezzmeister]

Kom ik aan met een Coral chipje.

[hooibergje]

Damn, het lijkt haast wel een 1 april grap...

[Roel1966]

Misschien handig als alternatief voor vloerverwarming, gewoon een vloertje leggen met dit soort cpu's

[PD2JK]

How to NOT hold a CPU, met je statisch elektriciteit opwekkende trui. Tenzij ze Lisa Su heet.

Met dit soort formaten zijn we straks weer terug bij een Slot 2 Pentium III Xeon? Mooie ontwikkeling, daar niet van.

[Reactie gewijzigd door PD2JK op 30 juli 2024 09:58]

[uiltje]

Ben wel benieuwd hoe veel invloed die cache nou precies gaat hebben. Bij de desktopprocessors blijkt toch dat het vooral bij games voordeel heeft. Nou neem ik aan dat die processors daar niet voor gebruikt worden.

Natuurlijk is het wel heel veel cache, dus waarschijnlijk kan het dan ook grotere datasets aan (bij dit soort caches kan ik me niet voorstellen dat de instructie cache nog enorm van belang is - hoe groot wil je een programma hebben). De datacenter CPU's zijn per definitie al niet maximaal geklokt, dus het verschil met 3D cache is misschien daardoor ook al groter.

[Sandor_Clegane]

Het is toch wel geinig wat voor density je tegenwoordig kunt halen met deze CPUs.
Twee van deze, 2 TB aan RAM en paar NVME drives en je hebt een machine waar je een paar geleden meerdere racks voor nodig had.

[newq]

Hebben ze nu expres kleine vrouwen handen gebruikt voor de foto zodat hij groter lijkt? Dat hebben ze goed afgekeken van andere markten.

[Satkan]

Iedereen weet dat vrouwenhanden gigantisch worden van zodra ze cpu's en andere zaken vastnemen. Dus deze CPU is enorm klein, vast kleiner dan een Ryzen.

[Reactie gewijzigd door Satkan op 30 juli 2024 09:58]

[Roel1966]

Op zich natuurlijk leuk om de ontwikkelingen van dit soort cpu's te zien maar voor de 'gewone' consument totale nonsense. Denk zelfs dat menige pro zich af zal vragen hoe hij zo'n cpu zinvol kan inzetten en optimaal kan gebruiken. Ander iets is natuurlijk bij servers waarbij dit soort cpu's wel dan natuurlijk een aantal losse kleine servers zou kunnen vervangen.

Wel is het natuurlijk weer zo dat mede denk ik door de ontwikkelingen van dit soort cpu's dat daardoor ook de consumenten cpu's nu met veel meer kernen mogelijk zijn geworden.

[hooibergje]

Ik vind het erg leuk om ook af en toe hardware langs te zien komen die niet voor huis-tuin-en-keuken klanten is bedoeld.

[Roel1966]

O ja, ik ook wel hoor en kijk vaak ook met plezier naar b.v. Der8auer die ze dan op de pijnbank legt.

[Macboe]

Jeetje wat een cores en cache.. Grote CPU zeg, zal wel voldoende stroom gebruiken en hitte maken. Jammer van de nagels. Ben er geen fan van....

[GertMenkel]

Ik geloof niet dat de nagels verplicht zijn, maar dat zou je even bij AMD's sales moeten navragen.

Ik denk dat het qua temperatuur wel zal meevallen. 3D-V-cache is nogal instabiel en kan daarom niet tegen al te hoge temperaturen. Daarom zijn die recente desktop-CPU's ook zo reteëfficient vergeleken met de Intel-modellen, je kunt ze simpelweg niet meer stroom geven zonder dat de hele CPU instabiel wordt. Een grotere die die hitte niet op één plek loost kan ook helpen met de koeling natuurlijk.

Waar ik wel bang voor ben is dat de latency tussen de cores aan de zijkanten echt gigantisch hoog wordt. Ik hoop dat CPU schedulers hier een core-naar-core latencyheuristiek voor bijhouden, want anders kan zo'n gigantische die nog wel eens flink problemen opleveren voor relatief simpele multithreaded programma's.

[PowerToTheUsers]

Ook niet meteen een ESD-proof manier om een CPU vast te houden denk ik

[NEO256]

...Grote CPU zeg, zal wel voldoende stroom gebruiken en hitte maken.

Ja, inderdaad zijn de server CPU's best groot in vergelijking met consumenten chips.

Heeft te maken met dat er meer CCD's (chips met chiplets wat de daadwerkelijke processor kernen zijn), op zitten. Er zijn nog wat meer redenen, maar dat heeft niet perse met stroom verbruik en warmte te maken. Een reden waarom consumenten CPU's gedelid worden en soms zonder heatspreader direct op een koeler worden geplaatst, is juist omdat de heatspreader de warmte niet goed doorgeeft. Dus een groter oppervlakte is in dit geval niet meer warmte transfer.

Stroom en warmte is een relatief begrip. AMD Ryzen generatie 4 is ZEER energie zuinig.
Zie review van LMG over 7800X3D die gen 4 is en 3D cache gebruikt:
https://www.youtube.com/w...Y&pp=ygUHNzgwMHgzZA%3D%3D

2e Helft van de review gaat alleen maar over hoe weinig watt het ding verstook in absolute en relatieve aantallen tegenover wat het ding aan performance eruit perst.

[spokje]

De koelpasta op de wijsvinger maakt ook niet iets goed?