Intel maakt Itanium cache grootte bekend

Onze Duitse vrienden van Heise Online schrijven dat Intel een .PDFje heeft gereleased waarin op pagina 17 de groottes van de L1, L2 en L3 cache van de Itanium bekend worden gemaakt. De processor blijkt te beschikken over 32KB L1 4-way set associative L1 cache, verdeelt in 16KB data en 16KB instructie cache. De L2 cache is 96KB groot en 6-way set associative. Het off-chip L3 cache heeft een omvang van 2 of 4MB en is middels een 128-bit breed datapad met de processor verbonden. McKinley, de opvolger van de Itanium, heeft naar verwachting grotere L1 en L2 caches:

In einem auf seiner FTP-Site verfügbaren Update der Itanium Processor Microarchitecture Reference macht Intel nun offiziell Schluss mit dem Rätselraten um die Cache-Größen des 64-bittigen Itanium-Prozessors. Wie bereits im c't- Prozessorgeflüster vermutet, ist der L2-Cache auf nur 96 KByte beschränkt und die beiden L1-Caches müssen sich mit jeweils 16 KByte begnügen – wie beim alten Pentium-II/III. Um die für einen 64-Bit-Prozessor doch arg kleinen integrierten Caches halbwegs auszugleichen, besitzt Itanium ein sehr schnelles 128-bittiges L3-Cache-Interface und 2 oder 4 MByte L3-Cache auf dem Modul. Für den Nachfolger McKinley werden deutlich größere L1- und L2-Caches erwartet.

Reacties (19)

Bij floating point loads en stores wordt de L1 data cache overgeslagen, ongetwijfeld met bepaalde redenen, en wordt direct de L2 cache aangesproken. Dus je kunt je L1 data cache zo groot gaan maken als je wilt op de Itanium, maar qua snelheid maakt dat dus niets uit.

De Itanium heeft net zoals iedere RISC processor een associale hoeveelheid registers. Namelijk 128 64 bits integer registers plus 128 FPU registers. De x86 (IA32) architectuur heeft slechts 8 32 bits integer registers (waarvan slechts 6 normaal bruikbaar) en een FPU stack van 8 registers. Dit betekent dat waar de x86 architectuur al snel het geheugen tijdelijk moet gebruiken omdat er te weinig registers zijn, hoeft de Itanium dat dus niet. Dus weer een reden waarom de L1/L2 cache niet veel groter hoeft te zijn geworden.

Tevens geeft de compiler al zo ver mogelijk in de code aan dat er gegevens uit het geheugen nodig zijn verderop in de code. Dit betekent dus in veel gevallen dat de gegevens al aanwezig zijn in de CPU voordat ze al gebruikt worden. Dit zorgt ervoor dat de latency van het geheugen en cache van minder belang zijn geworden. Dus een langzamere L3 cache hoeft zeker geen nadeel te zijn.

Dat valt me vies tegen.
Het valt misschien nog mee als de latencies naar de L3 cache laag zijn en de kloksnelheid hoog. Ik denk dat Intel toch maar eens moet overwegen om de L1 cache flink te vergroten want op een Athlon bv. 128Kb L1 cache. En aangezien de L1 cache ultra lage wachttijden heeft is een grotere cache altijd erg veel beter, zeker in de tijden wanneer geheugen de bottleneck begint te vormen in de pc's is veel groot en snelle cache noodzakelijk voor goede performance.

Hmmmmm.. Riekt wel errug naar de Alpha caches... Die zit ook op dezelfde manier in elkaar.. Dacht alleen dat die nog een grotere L1 cache had.. Maar dat moet ik nog effe checken.

Maar 32 Kb L1 Cache ?

Dat is verdorie al op die grootte sinds de P55 ! (Pentium MMX)

Ik had toch wel verwacht dat ze minimaal 64 Kb L1 Cache zouden gebruiken, maar ik had 128 realistischer gevonden... (Allen natuurliijk opgesplitst in data/instructie cache)

Zeker gezien AMD dit idd (128 Kb) ook heeft, en dat is voor Intel op het moment toch wel de concurrent om te verslaan, als was het maar met "paper specs"....

ja maar grote van de cache is niet relevant als je niet de snelheid ervan weet, en dat staat er dus niet bij. (hoeveel nanoseconden), en is die level 2 cache exclusief of inclusief (ben ff die naam kwijt maar dat hij dus een copytje van level1 maakt???

roept meer vragen op als antwoorden

Nou, is wel zeker intressant hoor de grootte van het cache, ik denk niet dat jij 1kb cache wil maakt niet uit op welke snelheid toch?

Cache kan nooit sneller dan de processor runnen, dus we kunnen aannemen dat het max zo ergsn in de 1 - 1,6GHz ligt, maarja, aangezien AMD's volgende processor 1,5MB cache (en die is FULL SPEED, dus 1600MHz) heeft kan intel het wel schudden, tenzij ze met een een of andere prachtige nieuwe technology komen waardoor het cache een miljard keer sneller is geworden... dacht 't niet, AMD dus

ff update op me vorige post, met die 1,5mb bedoelde ik dus L2 cache, en ik geloof dat ie 256kb l1 cache gaat hebben, correct me if I'm wrong, thx.

OOOhja, if it's not too much trouble kan iemand me please zeggen hoe ik een eerdere post kan wijzigen?! Iedere keer als ik t vraag wordt ik geflamed, maar dat kost alleen maar tijd (en ik lees het boven dien toch niet meer) dus zou iemand zo aardig kunnen zijn het te zeggen?

Inloggen en op dat icoontje voor je posting klokken.

Weinig cache, mag ik jullie even herinneren aan de huidige P3 Coppermine? Ik doe het maar even.

L1 = 32 k 16/16
L2 = 96 k op 1000 MHz

Dus hetzelfde als de Itanium welke wel een grotere L3 heeft.

Zie ook:

www.gamepc.com/reviews/hardware_review.asp?review=1ghzshootout&page=4

Valt dus allemaal wel mee he...

Elke nieuwe generatie intelprocessors lijkt er een extra level cache bij te krijgen. Het lijkt mij beter om de L2 cache een stuk groter te maken dan een extra level toe te voegen, de hardware wordt er anders ook niet eenvoudiger op.

* 786562 tweakerbee

Ik ben niet zo'n expert op cpu gebied maar is 32kb L1-cache niet weinig? Waarom kan dit niet groter? Kosten kan toch niet de oorzaak zijn, die dingen gaan toch in servers en daar maken kosten 'niet zo heel veel uit'.

Misschien een wat vreemde cache ja maar er hangt wel een leuke bus aan, 2.1 GBs dat vind een server wel heel leuk. En de netwerkbeheerder ook denk ik.

zullen ze vast wel een rede hebben voor de hoeveelheid L1 en L2 cache.
De proccesor zal wel zo ontwikkelt zijn dat er niet veel L1 of L2 cach nodig is op de een of andere manier. Welke manier is dan nog maar even de vraag.

Intel is heus niet zo stom om zo weinig cache op de itanium te prikken dat het ding er traag van wordt.