Globalfoundries wil begin 2019 goedkoop 12nm-fd-soi-procedé inzetten

Globalfoundries heeft het 12nm-fd-soi-platform op zijn roadmap gezet. Begin 2019 moeten de eerste tapeouts van chips op basis van dit procedé plaatsvinden. Volgens het bedrijf kan 12fdx wedijveren met gevestigde finfet-procedé's, tegen een fractie van de kosten.

Globalfoundries treft de voorbereidingen voor zijn 12fdx-platform in zijn Fab 1 in Dresden. Het 12nm-procedé is de opvolger van 22fdx, die Globalfoundries vorig jaar aankondigde. Dat 22nm-productieproces zal eind dit jaar ingezet worden voor testproductie, gevolgd door de massaproductie in 2017.

Volgens Globalfoundries is het 12nm-fully-depleted sillicon-on-insulator-platform in staat om tegen 2019 te concurreren met het, tegen die tijd lang en breed gevestigde, 10nm-finfet-procedé wat prestaties betreft, maar tegen veel lagere kosten. De prestaties zouden 15 procent hoger uitvallen dan de huidige finfet-technieken, bij de helft van het verbruik. Globalfoundries werkt momenteel met een 14nm-finfet-proces voor high-endchips, dat onder andere ingezet gaat worden voor AMD's komende Zen-processors.

De 22nm- en 12nm-soi-productie wordt met name geschikt voor eenvoudige chips zoals die voor het internet-of-things en netwerktechnologie. Voor omvangrijke, complexe chipontwerpen zoals de socs voor smartphones is finfet een betere keuze, dankzij de betere prestaties. Bij silicon-on-insulator-technologie wordt er een extra laagje oxide over elk geleidend element aangebracht, zodat alle elektronenbanen van elkaar geïsoleerd zijn. De techniek heeft zijn oorsprong bij IBM, maar is later verder ontwikkeld door eerst STMicroelectronics en nu Globalfoundries en Samsung.

Helaas!
De video die je probeert te bekijken is niet langer beschikbaar op Tweakers.net.

Reacties (23)

[jari de haas]

Hey tweakers!
Kan iemand een artikel schrijven met omschrijving en uitleg over chipfabricatie procedé?

Ik snap dat dit goed nieuws is, maar ik zou het cool vinden om het onderwerp daadwerkelijk te begrijpen.

[PrisonerOfPain]

Hardware.info heeft hier een paar jaar geleden over geschreven; https://nl.hardware.info/...-moderne-cpu-geproduceerd

[totaalgeenhard]

Dat artikel kunnen ze nu bij Tweakers (legaal) recyclen.

[Vision0]

https://www.youtube.com/watch?v=qm67wbB5GmI In dit iets ouder filmpje van Globalfoundries word het maken van een cpu vrij goed uitgelegt.

[SgtElPotato]

Zoals PrisonerOfPain al linkte hier eentje van Toms Hardware :http://www.tomshardware.com/picturestory/514-intel-cpu-processor-core-i7.html

Dit is door Intel zelf vrij gegeven en vrij kinderlijk uitgebeeld

[Olaf]

Ik denk dat die vraag bij meer mensen leeft. Ik heb een (alweer wat oudere) video met de basis van fd-soi toegevoegd. Voor uitleg over finfets kijk je bijvoorbeeld deze video. Als je je eerst hebt ingelezen in de basis van de chipproductie zijn beide goed te volgen denk ik.

[kidde]

Hulde dat Tweakers eindelijk over FD SOI schrijft! Als ik als enthousiasteling een paar tips mag geven:

De ultra thin buried oxide (UTBB / BOx) zit onder de source, drain en gate, niet echt eromheen. Dat UTBB is volgens mij wat het uniek maakt, als ik het goed begrijp is FinFET tegenwoordig ook 'fully depleted' (FD). Uniek aan het UTBB-proces is dat je _na_ het 'bakken', als het product al klaar is, met een potentiaal tijdens het gebruik kan optimaliseren voor zuinigheid (vanaf 0.4 Volt) of prestatie. Hiertussen kan je dus software aangestuurd switchen. Een IoT chip kan dus snel enkele seconden worden getuned voor prestatie, data dan snel versturen en daarna super zuinig worden, iets dat FinFET's niet kunnen.

Behalve IBM is het huidige UTBB-proces met name een verdienste van CEA/Leti (Frans soort van TNO) en wafer maker SoiTEC (Bernin bij Grenoble) en ST/M, een waar Europees proces dus! SoiTEC maakt (proces hier) wafers in Europa met een UTBB laag van enkele atomen dik, glad en egaal tot 1 Angstrom(!). _Niemand_ anders ter wereld kan dit maken, alleen een Japanse partij onder licentie van SoiTEC (want zonder keuze aan leveranciers beginnen veel bedrijven er niet aan) . Massaproductie van Samsung op 28nm FD SOI is begonnen, Dresden is de enige plek met 22nm FD SOI ter wereld. 'Ons' NXP maakt de nieuwe (Freescale) I.Mx 7 SoC serie niet op FinFET, maar ook op FD SOI! Had ik al gezegd dat dit een Europees succes was? Litho met ASML machines natuurlijk

Verder is dit proces 100 tot 1000x minder gevoelig voor fouten door kosmische deeltjes dan FinFET, dus ook juist geschikt voor automotive / aerospace, niet alleen eenvoudige processors. Een auto moet immers langer mee en betrouwbaarder zijn dan een smartphone, om over vliegtuigen te zwijgen.

Ook met name het mixen van analoge en digitale circuits gaat veel beter met FD SOI dan met FinFETs.

Verwacht wordt dat 12nm FD SOI gelijk of beter presteert dan 14nm FinFET's met minder stroomverbruik en met minder kosten, omdat geen meervoudige belichting nodig is. De uitgangs wafers van SoiTEC zijn ca 10% duurder dan die voor FinFET's, maar door de belichtingsstappen en enkele FinFET specifieke productie stappen die worden bespaard is het eindresultaat goedkoper.

Bron: SoiTEC, ST/M, GloFo / Samsung Foundry reclamemateriaal, paar jaar Semiwiki, EETimes en Advancedsubstratenews.com.

[Reactie gewijzigd door kidde op 2 augustus 2024 08:18]

[achtbaanfreak]

Ik snap één dingetje niet van de werking van FDSOI FETs niet, zou jij me dat kunnen uitleggen?

Bij "normale" MOSFETs, wordt er door het implementeren van ionen N/P regions gemaakt in het substrate onder de gate. Door een spanning op de gate te zetten, worden de overtollige electornen/gaten naar het kanaal getrokken en gaat de transistor geleiden (right?). Als je nu het kanaal helemaal isoleert door het (UT) burried oxide, waar moeten dan de elektronen/gaten vandaag komen als je een spanning op de gate zet (of beide gates) zet? En waar moeten ze naartoe als je de spanning weer uitzet? Als je channel niet meer in verbiding staat met het substraat en dus een soort van confined box wordt, dan klinkt het logisch dat er altijd evenveel elektronen in je channel-region zijn. Dit ding is immer geïssoleerd van de buitenwereld door het burried oxide en zodoende kunnen eleketronen/gaten geen kant op. Dat betekend dan weer dat het niet uit maakt welke spanning je op je gate(s) zet, de concentratie elektronen/gaten in je kanaal, verandert niet en zodoende valt er dus niet met de geleiding van het device te spelen. Kan je me vertellen welke stap ik over het hoofd zie/niet snap?

[rjmno1]

Ja het is algemeen bekend dat hoe kleiner dat je gaat deste meer kans op lekstromen.
Dezee fdsoid methoden moet dit tegen gaan (volgens mij gebruiken ze een isolator om de lekstroom tegen te gaan).
Volgerns mij is deze methode nog beter als finfet.En dus ook kleiner.
Dus met andere woorden ze kunnen de processors en geheugen cellen nog kleiner maken.
Zodat deze onderdelen efficienter zijn en dus weiniger stroom gebruiken dan andere methoden.En dus ook goedkoper om te maken omdat deze electronica onderdelen dus kleiner zijn en weer meer op de wafer passen.

[charles.pap]

Hey,

Een inhoudelijk artikel zou ik kunnen schrijven maar weet wel dat dit een 200-tal processstappen zijn met de huidige processen bij GF bijvoorbeeld.. Dus heel erg leuk gaat het niet zijn.

[Sissors]

Laten we wel wezen, veel van die stappen zijn herhaling (of je nou metaal 2 of metaal 5 processed, zelfde methode), en het betekend natuurlijk niet dat het tot het kleinste detail moet worden uitgelegd. Gewoon enkel de belangrijkste stappen voor de belangrijkste lagen.

Voordeel dan van FDSOI, het is nagenoeg identiek aan bulk CMOS wat betreft processing .

[charles.pap]

Ik kan in een week tijd wel wat info verzamelen bij mijn collegas over de voornaamste stappen en die samenvatten. Bij wie moet ik zijn om dit te overhandigen?

[totaalgeenhard]

Het is niet veel anders dan hoe je normaliter een printplaats belicht, in bijtende goedje legt om overtollig koper weg te laten vreten.

https://www.youtube.com/watch?v=qIquAMapZL8

Maar dan op veel kleinere schaal.

https://www.youtube.com/watch?v=d9SWNLZvA8g

[Verwijderd]

.

[Reactie gewijzigd door Verwijderd op 2 augustus 2024 08:18]

[Enchantress]

Kan ind wel handig zijn.

[biomass]

video: ASML: Verkleining chips is grote kunst

[Atmosphere]

Het waren IBM en AMD die de techniek naar de markt gebracht hadden, niet alleen IBM. Wel is de technologie oorspronkelijk door IBM ontwikkeld en gezamenlijk met AMD geschikt gemaakt voor massa-productie.

Daarnaast heb ik eigenlijk iets dat gloflo zich misschien beter kan oriënteren op 7nm Finfet. Maar zo diep zit in niet in het bedrijf misschien is het al af/klaar

[PrisonerOfPain]

Dat waren ze toch ook van plan? 10nm Overslaan en meteen door naar 7. nieuws: GlobalFoundries wil euv inzetten voor 7nm-productie

[Reactie gewijzigd door PrisonerOfPain op 2 augustus 2024 08:18]

[marrows]

is dit nou n concurrent van ASML of zie ik dit verkeerd?

[Balance]

Nope, dit is een van de klanten van ASML. ASML maakt de machines waarmee GlobalFoundries (en Intel, Samsumg, TSMC en vele anderen) straks deze chips gaat produceren.

[Iblies]

@Boven
Ik twijfel of deze machines van ASML komen.

De techniek is niet alleen redelijk afwijkend, in het verleden heeft Globalfoundries eerder samengewerkt met Nikon en zij produceren ook lithografie-apparaten.

Zij adverteren zelfs dat de de goedkoopste kunnen aanbieden,
http://cnt.canon.com/products/imprio-450/


Ik acht de kans groter dat globalfoundries daar meer invloed kan uitoefenen op het ontwikkelproces dan bij ASML waar onderhand de hele wereld klant bij is.

[sympa]

De lithografie heeft niet zo veel te maken met wat er verder gebeurt met de lagen die worden 'geprint'.
En al helemaal niet veel of er een isolerende laag onder elke transistor zit of niet.

[Brousant]

Global Foundries maakt chips. ASML maakt machines die je daarbij nodig hebt. Dus geen concurrent, eerder een klant.