Ivy Bridge

Tick+

Intel hanteert sinds ongeveer vijf jaar het tick-tock-principe; een nieuwe microprocessorarchitectuur, of tock, wordt afgewisseld door een tick, ofwel een nieuw procedé om de chips te vervaardigen. Sandy Bridge vormde in 2010 de tock en Ivy Bridge moet, met een verkleining naar 22nm, de tick vormen. Volgens Intel is Ivy Bridge echter meer dan een tick; het zou een tick+ worden.

In plaats van simpelweg een procedé-verkleining van 32 naar 22nm moet Ivy Bridge een aantal flinke verbeteringen met zich meebrengen. De verbeteringen in de Ivy Bridge-chips zouden niet alleen in de architectuur van de cores, maar vooral ook in de grafische component te vinden zijn.

De shrink naar 22nm is niet alleen een stap naar een kleiner procedé; met de overstap naar 22nm introduceert Intel ook zijn 'tri-gate'- of 3d-transistors. Deze nieuwe manier om de bouwstenen van de Ivy Bridge-chips te produceren kan enerzijds leiden tot zuinigere processors en anderzijds tot snellere chips.

Op de volgende pagina's bekijken we de vernieuwingen die Intel tijdens het Intel Developer Forum bekendmaakte. Of dat alle nieuwe features zijn die Ivy Bridge met zich meebrengt, blijkt pas als Intel de nieuwe generatie processors uitbrengt. Daarop moeten we echter nog wachten tot de eerste helft van 2012.

22nm en tri-gates

Waar Sandy Bridge nog op 32nm geproduceerd werd, zijn de feature-sizes van Ivy Bridge gereduceerd tot 22nm. Een kleinere transistor werkt met hogere snelheden tussen aan- en uitschakelen. Het is echter niet zo eenvoudig om de transistors te verkleinen, niet alleen wegens lithografische moeilijkheden, maar ook wegens natuurkundige verschijnselen. Een kleinere transistor heeft meer last van lekstromen, onder meer omdat de gates steeds dunner worden.

In het verleden bood Intel deze problemen het hoofd door met de stap naar 90nm-transistors zogeheten strained silicon te gebruiken, waardoor hogere stromen binnen de transistors gebruikt konden worden. Bij 65nm werden siliciumoxide en polysilicium gebruikt voor de gate. De 'high-k metal gate'-techniek werd bij de overstap naar 45nm geïntroduceerd. De gates konden dankzij deze technieken steeds kleiner worden en konden hogere stuurspanningen aan, maar voor de stap naar 22nm was een nieuwe techniek nodig: de tri-gate.

De channel, de verbinding tussen de source en de drain, werd van de gate gescheiden door een dunne laag high-k-diëlektrum. Dat was in ieder geval zo tot bij de 45nm-transistors. Deze isolerende laag vergroot de elektrische capaciteit van de gate en laat zo hogere stuurstromen en schakelsnelheden toe. Voor 22nm-transistors bleek dit echter ook ontoereikend en er moest een manier worden gevonden om het geleidende kanaal te vergroten.

De oplossing bleek te liggen in het gebruik van een driedimensionale structuur. Het silicium van de channels werd omhoog gebracht als een verticale rib en daaromheen werd een laag high-k-diëlektrum aangebracht. Een eenvoudig rekensommetje leert dat, afhankelijk van de hoogte van de ribben, het contactoppervlak tussen gate en channel ruwweg verdubbelt. Door verscheidene ribben te gebruiken, kan zelfs nog meer winst geboekt worden en kunnen nog hogere stuurspanningen gebruikt worden.

De tri-gates die voor de Ivy Bridge-processors werden ontwikkeld brengen meer voordelen met zich mee. Niet alleen kunnen hogere stromen worden gebruikt, waardoor de transistors sneller kunnen schakelen en waardoor dus betere prestaties mogelijk zijn, ook het energieverbruik kan gereduceerd worden. Bij gelijkblijvende stuurstromen zijn de prestaties beter dan bij de 32nm-Sandy Bridge-processors, maar bij gelijke prestaties dalen de stromen en dus het opgenomen vermogen.

Zo kan gekozen worden voor zuinigere of snellere processors, met gradaties daartussen. Volgens Intel zouden de 22nm-processors zelfs bij gelijke prestaties met de helft minder vermogen toekunnen. Ook de lekstromen, die in hoge mate het verbruik in idle-toestand bepalen, zijn in de tri-gate-transistors lager, waardoor langere stand-by-tijden voor laptops en zuinigere processors gerealiseerd kunnen worden.

De microarchitectuur

De fysieke veranderingen in de Ivy Bridge-processors zijn één facet van de nieuwe chips, de bouwstenen waarmee de Ivy Bridge-processors worden gemaakt zijn een ander, belangrijk aspect. Ook daarin zijn verbeteringen aangebracht, waarmee Intel zijn 'tick+'-omschrijving kracht bijzet.

Wat prestaties betreft werden onder meer de pipelines en de geheugenadressering aangepakt. De hyperthreading cores in Sandy Bridge deelden een buffer, maar singlethreaded toepassingen konden slechts de halve buffer benutten. De verdeling van de resources is dynamisch in Ivy Bridge, zodat alle beschikbare hardware daadwerkelijk benut kan worden.

De divider tussen integer- en floating point-berekeningen heeft tweemaal zo veel doorvoercapaciteit als die in Sandy Bridge, waardoor voornamelijk floating point-berekeningen sneller zouden worden. Instructies in de registers worden eveneens efficiënter opgeslagen, waardoor de executie-units werklasten sneller kunnen uitvoeren.

Ook beveiliging krijgt een update in Ivy Bridge, met onder meer een nieuwe random number generator, een belangrijk onderdeel voor onder meer encryptie. Waar de generator op oudere platforms nog afhankelijk was van willekeurige data, bijvoorbeeld afkomstig van muisbewegingen of toetsaanslagen, produceert de nieuwe generator zijn willekeurige data puur op basis van digitale input. Daarmee voldoet de drng aan diverse standaarden en is deze sneller dan de analoge versie.

Ook de zogeheten Security Mode Execution Prevention-technologie, of SMEP, is nieuw voor Ivy Bridge. Deze techniek moet voorkomen dat malware schade aanricht aan het besturingssysteem door escalaties van rechten te misbruiken.

Energiebeheer en overklokken

Fabrikanten kunnen het energiebeheer van de Ivy Bridge-processors exploiteren; de tdp van de processors is variabel en kan binnen zekere marges door oem's of odm's worden bepaald. De chips kunnen voor mobiel gebruik bovendien overweg met de low power-variant van ddr3-geheugen en energiezuinige processors kunnen daarnaast de System Agent met lagere spanningen aansturen. De variabele tdp kan ook worden uitgebuit bij laptops; de chips kunnen met een lagere tdp worden geconfigureerd voor mobiel gebruik, maar eenmaal gedockt of op het lichtnet aangesloten, kan de tdp dynamisch verhoogd worden.

Een handig trucje dat bij Ivy Bridge wordt geïntroduceerd is Power Aware Interrupt Routing, kortweg PAIR. Als er energie bespaard moet worden, kan een slapende core dankzij deze techniek in een zuinige slaapstand blijven; PAIR stuurt dan een interrupt naar een core die al actief is. Wanneer echter maximale prestaties gewenst zijn, kan PAIR de interrupts juist verdelen, zodat niet gewacht hoeft te worden tot een core weer beschikbaar is. Een slapende core wordt in dat geval geactiveerd.

Voor het eenvoudig overklokken van de processors door de multipliers te verhogen werd in Ivy Bridge de maximale multiplier aangepast. Deze kan van 57x in Sandy Bridge naar 63x in Ivy Bridge worden ingesteld. Met een baseclock van 100MHz betekent dat een theoretische maximumsnelheid van 6,3GHz. Bovendien is de multiplier zonder tussentijdse reboots aan te passen.

Ook het overklokken van geheugen wordt uitgebreid. De maximaal ondersteunde snelheid komt op 2800 in plaats van 2133MHz te liggen. Bovendien is de geheugensnelheid in Ivy Bridge niet langer via een vaste divider afhankelijk van de cpu-kloksnelheid, maar kan de snelheid in stapjes van 200MHz worden aangepast.

De gpu

Intel heeft de grootste veranderingen in Ivy Bridge gereserveerd voor de gpu. De fabrikant heeft zich ten doel gesteld om de grafische prestaties van zijn processors drastisch te verbeteren en zette daarin met Sandy Bridge een flinke stap vooruit. De voorgaande geïntegreerde grafische processors, zoals die in de Atom- en Clarkdale-processors, lieten flink te wensen over en waren niet geschikt voor gaming. Met de integratie van de gpu- en de cpu-cores in een enkele die in Sandy Bridge werden de prestaties aanzienlijk verbeterd, maar meer dan casual gaming zat er niet in. Met Ivy Bridge moeten de prestaties opnieuw een flinke stap voorwaarts maken en zouden de geïntegreerde gpu's een spelletje soepeler op het scherm kunnen vertonen.

De belangrijste vernieuwingen in Ivy Bridge zijn daarbij een meer schaalbare samenstelling van de gpu, ondersteuning voor DirectX 11 en de mogelijkheid om niet twee, maar drie displays aan te sturen. Over de dx11-functionaliteit moeten echter niet te veel illusies worden gemaakt. Een dx11-game met functies als tesselation ingeschakeld zal geen speelbare framerates halen.

De microarchitectuur van de gpu is op de schop genomen. De geometrie-front-end is aangepakt en is één van de vijf domeinen van de processor graphics. De overige domeinen zijn de slice common, met onder meer level 3-cache en rasterizer, de slice, met daarin de shader-units en samplers, het codex- en mediadomein, en ten slotte het displaydomein. Dat moet leiden tot meer schaalbaarheid met à la carte-onderdelen voor de gpu.

De Ivy Bridge-gpu komt in twee varianten, de GT1 met een vooralsnog onbekend aantal execution units of eu's en één texture sampler, en de GT2, met 16 eu's en twee texture samplers. Hoewel de toename in eu's vergeleken met Sandy Bridge gering is (die had er zes en twaalf), zijn de eu's van Ivy Bridge efficiënter. De eu's zouden ruwweg tweemaal zo veel operaties kunnen verwerken als die van Sandy Bridge, wat bijna resulteert in een verdubbeling van het aantal gigaflops dat de gpu kan leveren.

De toevoeging van een voor de gpu dedicated stuk level 3-cache leidt eveneens tot betere prestaties en bespaart bovendien energie. De ring-architectuur hoeft dan minder vaak gebruikt te worden om de met de cores gedeelde cache te benaderen. Ten slotte werd ook Intels Quick Sync-technologie verbeterd en kreeg de Ivy Bridge-gpu ondersteuning voor resoluties tot 4096 bij 4096 pixels, ofwel 4K-schermen.

Chipsets en processors

Het moge duidelijk zijn: met Ivy Bridge voert Intel een flink aantal verbeteringen door ten opzichte van de Sandy Bridge-generatie Core-processors. Met zijn 1,4 miljard transistors vormt Ivy Bridge vooral voor mobiele toepassingen een interessante chip. Het energiebeheer is sterk verbeterd en de prestaties zouden daar nauwelijks onder lijden.

Het goede nieuws voor desktopbezitters die eerder dit jaar in een Series 6-moederbord investeerden, is dat de Ivy Bridge-socket compatibel is met die moederborden. De nieuwe generatie processors kan dus gewoon in een P67-, H67- of Z68-moederbord worden gestoken. Alleen ontbreekt dan native usb 3.0-support.

Chipset	Z77	Z75	H77
Socket	lga1155	lga1155	lga1155
Srt	Ja	Nee	Ja
Usb-poorten (totaal/usb 3.0)	14 (4)	14 (4)	14 (4)
Sata-poorten (totaal/sata-600)	6 (2)	6 (2)	6 (2)
Pci-express-poorten	x16 of 2x x8 of 1x x8 + 2x x4	1x x16 of 2x x8	1x x16
Overklokondersteuning	Ja	Ja	Nee
Gpu-ondersteuning	Ja	Ja	Ja

In de nieuwe chipset-serie voor Ivy Bridge, de Series 7-chipset voor dito moederborden, is standaard wel usb 3.0-support aanwezig. De ssd-caching-techniek, die Intel met Z68 introduceerde, de Smart Response Technology, wordt in de 7-serie eveneens gehandhaafd. Ook zijn de pci-express-lanes van Ivy Bridge van de derde generatie, wat de bandbreedte verdubbelt ten opzichte van pci-express 2.0.

De belangrijkste chipsets voor Ivy Bridge, Z77, Z75, H77, Q77 en Q75, zijn voor zakelijk gebruik en B75 is een uitgeklede versie. Met Z77 en Z75 kan worden overgeklokt; Z75 ondersteunt als enige bord geen srt. De borden hebben zes sata-poorten, waarvan twee sata-600-poorten. Van de veertien usb-poorten zijn er vier met de usb 3.0-standaard uitgerust.

Op de configuraties van de processors moet nog gewacht worden tot Intel de Ivy Bridge-serie introduceert. Wanneer dat precies gebeurt, is onbekend, maar het zou ergens in de eerste helft van 2012 zijn.

Reacties (78)

[mux]

Ik dacht: hé, wat leuk, een technische behandeling van Ivy Bridge. Helaas, het staat vol met fouten die de indruk wekken dat de schrijver het expertpanel noch andere bronnen heeft geraadpleegd voordat dit stukje in de lucht is gegaan. Met name in de pagina over de nieuwe tri-gate-transistoren staan wat storende zaken:

Een kleinere transistor werkt met hogere snelheden tussen aan- en uitschakelen

Een kleinere transistor kan een kortere rise- en fall-time hebben. Het is niet de tijd tussen het aan- en uitschakelen die verandert, het is de schakeltijd zelf die korter wordt. Snelheden bestaan al helemaal niet 'tussen' aan- en uitschakelen, dat is spreektaal en in deze context fout.

Een kleinere transistor heeft meer last van lekstromen, onder meer omdat de gates steeds dunner worden

De gates zelf worden weliswaar dunner, maar dat is niet wat hogere lekstromen veroorzaakt: dat wordt veroorzaakt door het dunner worden van het gate-diëlektricum of, in het engels, gate oxide. Maar ook dat is niet het hele verhaal, want ook het dunner worden van de scheiding tussen bulk-silicium en power planes zorgt voor hoge lekstromen.

De gates konden dankzij deze technieken steeds kleiner worden en konden hogere stuurspanningen aan

Nee! nee! Geen hogere stuurspanningen. Ze kunnen juist lagere stuurspanningen aan, bij hogere stuurspanningen gaan ze stuk. Ze kunnen niet eens hogere stuurstromen of hogere stroomdichtheden aan. Niks wordt hoger.

De channel, de verbinding tussen de source en de drain, werd van de gate gescheiden door een dunne laag high-k-diëlektrum. Dat was in ieder geval zo tot bij de 45nm-transistors.

Ook bij 32nm- en 22nm-transistors. En alle toekomstige processen. Misschien dat ze het tegen die tijd ultra-high-k gaan noemen ofzo, maar high-k zal het moeten zijn.

Deze isolerende laag vergroot de elektrische capaciteit van de gate en laat zo hogere stuurstromen en schakelsnelheden toe.

Dit is een typisch geval van spreektaal die in de weg zit van jargon. De capaciteit (in farads) van de gate moet juist omlaag om hogere schakelsnelheden toe te laten. Dit zit iets ingewikkelder dan ik zo snel kan uitleggen, maar neem voorlopig van me aan dat de woordkeuze 'capaciteit' en 'hogere stuurstromen' hier ongelukkig zijn gekozen.

Een eenvoudig rekensommetje leert dat, afhankelijk van de hoogte van de ribben, het contactoppervlak tussen gate en channel ruwweg verdubbelt

Hoe kun je dit ooit uitrekenen aan de hand van de gegevens? De lezer heeft geen enkel idee wat de dimensies van deze structuren zijn.

Door verscheidene ribben te gebruiken, kan zelfs nog meer winst geboekt worden en kunnen nog hogere stuurspanningen gebruikt worden.

Auw.

Ik begrijp dat dit stukje meer een soort uitleg van de persslides van Intel is in termen die de gemiddelde Tweaker begrijpt, maar probeer dan ook niet dingen uit te leggen die je zelf niet beheerst. Laat het weg of gooi het stukje eerst naar het expertpanel voordat je het publiceert. En, ik heb dit al vaker gezegd, kijk eerst even naar de andere sites met wat autoriteit op dit gebied zoals Anandtech. Zij hebben ook al een preview en opvolgende artikelen gegeven met een hoop van deze informatie, waarmee een aantal andere fouten en belangrijke omissies in de pagina's volgend op de tri-gates kunnen worden opgelapt.

[wootah]

Bedankt mux, voor deze aanvulling op het artikel.
Ik begrijp je frustratie, als een technisch persoon wil je dat alles er correct staat.


Maargoed, ik had idd ook wel wat meer verwacht van het artikel aan de technische kant zoals het artikel over de beveiligde opslagmedia die tweakers samen met wat experts probeerde te kraken. Of de veiligheid van de wachtwoorden te controleren

Aan de andere kant, los van het technische gedeelte is het artikel wel aardig om te lezen. Je weet nu voor het grootste gedeelte wat er aan zit te komen

[robvanwijk]

Goed bezig mux!

@wootah:

Je weet nu voor het grootste gedeelte wat er aan zit te komen

De belangrijkste vraag is wat mij betreft "Wat is sneller, Ivy Bridge of Bulldozer?" en die kan helaas nog even niet beantwoord worden...

Verder, T.net heeft veel meer artikelen dan AnandTech, die ruwweg van vergelijkbaar niveau zijn. Maar als een AnandTech-artikel echt de diepte in gaat (meestal zijn die dan ook door Anand zelf geschreven) dan is het ook echt goed. (Om eerlijk te zijn, T.net had bijvoorbeeld de test van "beveiligde" USB-sticks en het artikel over de load-balancer / DDoS-beveiliging.) Wat mij betreft is het heel eenvoudig: T.net en AT zijn een prima aanvulling op elkaar; als je het geluk hebt Nederlands te kunnen lezen moet je ze gewoon allebei lezen!

[ramonlambal]

thnx Mux. Na het lezen zag ik zelf ook wat foutjes staan (like de hogere stuur spanning bij kleinere transistor). Zeer goede uitleg zo!

[RzrBck]

Gedaan met AMD's processor afdeling zul je bedoelen?
Ik denk het niet - AMD bekleed een ander segment van klanten, omdat ze qua prijs/prestatie toch vaak kunnen concurreren en over het algemeen wat zuiniger zijn.

[spoonman]

Zuiniger? Hebben de AMD cpu's over het algemeen net geen hogere TDP? Het voordeel van de AMD's zijn de prijs en het feit dat ze niet telkens van socket veranderen, maar zuiniger zijn ze volgens mij niet?

[RzrBck]

Ik dacht dat de AMD's altijd wat minder watt's verbruiken (TDP is denk ik niet de juiste term hier, omdat het n soort 'intel- verbastering' is. TDP is over het algemeen de hitte die n heatsink kan afvoeren).

Maar goed - het feit dat AMD minder watts verbruikt =/= dat AMD zuiniger is (je zult het Watt's per MHz moeten tellen denk ik en dat kan ik zo 123 niet vinden)

[godofal]

TDP (Thermal Design Power) is toch wel een behoorlijk aardige inschatting van het verbruik (meestal is dat wel onder 100% load, wat je CPU meestal niet staat)
CPU's (en andere electronica) zijn minder dan 1% efficient, dus 99% van de energie word verspilt aan hitte
dus zeg een TDP van 200 watt kan je zeggen dat er nog een watt bijkomt, dus 201 watt verbruik, 200 watt hitte

dat er minder watts worden gebruikt betekent weldegelijk dat ze zuiniger zijn, ze zijn alleen niet zuiniger in verhouding

als een CPU van intel 200 euro kost, en van AMD 150, maar de intel CPU is 2x zo snel* is de AMD nog steeds goedkoper, ook al krijg je minder bang for buck

*érg overdreven voorbeeld

[Reactie gewijzigd door godofal op 23 juli 2024 01:14]

[Dreamvoid]

TDP (Thermal Design Power) is toch wel een behoorlijk aardige inschatting van het verbruik

Nou nee - zie bv dat een Pentium G620 met een 65W TDP in werkelijkheid slechts 26W verbruikt op 100% cpu load.

[Reactie gewijzigd door Dreamvoid op 23 juli 2024 01:14]

[TheekAzzaBreek]

TDP is geen meting, het is een richtlijn: Thermal Design Power. Dat is dus niet meer dan dat Intel tegen ontwerpers zegt: ga nou maar van x Watt uit, dan zit je wel goed.

[tharkun]

Dat klopt niet. 100% van het opgenomen vermogen van een cpu wordt omgezet in warmte. Aangezien energie behouden blijft, en er geen andere energie uitkomt dan warmte.

[eymey]

TDP zegt niets over hoe zuinig een processor in real life is.....

Lees hier maar eens voor de grap
Nieuwe Zuinige Server (discussie) + evt. pagina daarvoor.

[Dreamvoid]

Na de komst van Wolfdale zijn de AMD's niet meer de zuinigste idd (performance/watt), maar ze blijven wel goedkoper en de Intels zijn ook weer niet zoveel zuiniger dat je het prijsverschil snel terugverdient.

[Reactie gewijzigd door Dreamvoid op 23 juli 2024 01:14]

[Maurits van Baerle]

Helemaal niets over hoe het zit met de OpenCL ondersteuning? AMD en NVIDIA zijn daar erg hard mee bezig en ik ben benieuwd of Intel die twee beetje kan bijbenen met Ivy Bridge...

[Reactie gewijzigd door Maurits van Baerle op 23 juli 2024 01:14]

[Dreamvoid]

Sandy Bridge heeft al OpenCL ondersteuning, dat zal Ivy Bridge ongetwijfeld ook hebben dan.

[jj71]

Maar (voor zover ik weet) heeft Intel op dit moment alleen nog maar een alpha- of beta-versie van een OpenCL SDK, die alleen de cores van de CPU gebruikt, en niet de ingebouwde GPU.

[Dreamvoid]

De SDK is idd nog in beta, maar wel bruikbaar. OpenCL is alleen een API - hoe aan de achterkant de berekeningen worden uitgevoerd (op de GPU, CPU, FPU, een aparte DSP of duizend kabouters met telramen) is in feite irrelevant. Met de fusie van GPU en CPU vervaagt ook het onderscheid: een gpu shader wordt gewoon een SIMD unit als alle andere.

[Reactie gewijzigd door Dreamvoid op 23 juli 2024 01:14]

[Maurits van Baerle]

Ja, hij zal inderdaad wel OpenCL ondersteunen maar is het OpenCL 1.0 (net als Sandy Bridge) of het meest recente OpenCL 1.1 zoals AMD en NVIDIA? Wat is de te verwachtte prestatie gebaseerd op de bekendgeworden details etc...

[Cyclonic]

De introductie zal sterk afhangen hoe de FX serie van AMD het doet, als het zelfs onder de maat van Sandy Bridge hangt, dan kan intel de Ivy nog een paar maanden fine tunen omdat ze toch geen concurentie hebben.

Dus het verschil tussen een z68 bord en een z77 bord is alleen de native usb3? Hmm had toch gehoopt dat een beetje meer extra dingen op die nieuwe boards kwamen.

[BitchCrew]

PCIe 3.0 is er ook bij.

[Cyclonic]

Dat heeft Asrock z68 extreme 3 4 en 7 ook al

[Snobbieh]

Je mag een PCI-E 3.0 slot op een moederbord steken, maar als de processor deze niet aankan, dan is het gewoon een PCI-E 2.0 slot

[Zavantas]

Maar dan steek ik in mijn huidig Z68 MSI bordje deze nieuwe processor, en heb ik ook meteen PCI-E 3.0.
En USB 3.0 zit er ook al op. Heb er 2 vanachter, 2 van voor... En nog een hele hoop USB 2 aansluitingen achteren, evenals vooraan...
Moederbord kan dus weer een generatie langer mee! Joepie!

[Verwijderd]

_{op een Z68 MoBo past geen Ivy-Bridge processor hea!}

Never mind deze zijn wel voor socket 1155

[Reactie gewijzigd door Verwijderd op 23 juli 2024 01:14]

[Yuri de Jager]

Goed werk van de Intel CPU goeroes uit Israel. Er wordt rond de 20% meer CPU rekenkracht beloofd, da's meer dan de overstap van Lynnfield naar Sandy Bridge (bron).

Ik ben wel van plan te upgraden juist omdat ik hetzelfde mobo (P67) kan gebruiken. De 3 zaken die ik dan mis (4 native USB 3.0 poorten, PCIe 3.0, Intel RST), heb ik niet nodig.

[Ché Mig]

RST (Rapid Storage Technology: SATA en RAID drivers) heb je waarschijnlijk wél nodig, SRT (Smart Response Technology: SSD caching) misschien niet

EDIT: Een Wiki (linked naar VR-Zone) van meer dan 8 maanden oud is overigens niet echt een betrouwbare bron (meer). Toen was Sandy Bridge immers net pas uit.

[Reactie gewijzigd door Ché Mig op 23 juli 2024 01:14]

[eymey]

Ik ben vooral heel benieuwd of de beruchte "24p bug" in Ivy bridge opgelost zal zijn.....

Dat weerhoudt mij er nu eigenlijk van om te upgraden naar een Sandy Bridge systeem....

[buzzbuzz68]

Volgens de heren van Hardware.info zou de bug inderdaad opgelost moeten zijn.

[Dreamvoid]

Die is al een tijdje geleden opgelost - was een driver probleem en is te omzeilen door UAC uit te zetten.

[Wolfos]

Kan die IGP ook een gewone GPU helpen en zo betere framerates halen? In dat geval zou het voor gamers tenminste nog een beetje nut hebben in plaats van een hogere prijs door een nutteloos onderdeel.

[Reactie gewijzigd door Wolfos op 23 juli 2024 01:14]

[Jasper Janssen]

De IGP is iets dat gebruikt wordt door 80-90% van de markt. Je zou weinig tot niets besparen door hem weg te laten.

En nee, dat kan niet -- De IGP is van Intel en je losse kaart niet, en berekeningen laten uitvoeren door GPUs van 2 verschillende merken is (in de praktijk) schier onmogelijk.

Wat de IGP overigens wel doet, ook voor gamers met een losse dGPU, is Quick Sync -- hij kan veel sneller videos comprimeren dan zelfs de meest dGPUs kunnen.

[Dreamvoid]

En OpenCL, video decoding, GPGPU, etc.

[Verwijderd]

Als je naar de tekening van de GPU kijkt zie nog een techniek van de jaren tachtig langs komen.

De Blitter Die Commodore in de Amiga en Atari in de ST gebruikt hebben.

[stewie]

ach AMD/Nvidia geven het beestje een anderen naam er is in wezen weinig verandert.

andere bedrijven noemen het zoiets als de: advanced polygon engine of advanced rasterizer (same thing different name)

*edit: dubbel woord letterblindheid.

[Reactie gewijzigd door stewie op 23 juli 2024 01:14]

[tweaker2010]

Het goede nieuws voor desktopbezitters die eerder dit jaar in een Series 6-moederbord investeerden, is dat de Ivy Bridge-socket compatibel is met die moederborden. De nieuwe generatie processors kan dus gewoon in een P67-, H67- of Z68-moederbord worden gestoken. Alleen ontbreekt dan native usb 3.0-support

Echt een pluspunt dat deze Ivy Bridge CPU's compatibel zijn met mijn P67-moederbord!
Maar ik heb nu ook al USB 3.0 support, dus ik vraag me af wat die native support dan inhoudt?

[Reactie gewijzigd door tweaker2010 op 23 juli 2024 01:14]

[Rutger Mulder]

Jou mobo fabrikant heeft een extra chipje op de mobo geplaatst om usb 3.0 mogelijk te maken. Dit kost extra geld. De huidige intel chipsets hebben namelijk zelf alleen maar USB 2.0 support. Straks bij de volgende generatie intel chipsets zal usb 3.0 al ingebakken zitten en dus ook gewoon bechikbaar zijn op budget mobo's.

[willemdemoor]

Nee, je bent in de war met de Sandy Bridge E-serie: die is idd veel groter en heeft met z'n 2011 pinnen een grotere socket nodig...