Gerucht over dual-core PowerPC voor toekomstige Apples

Think Secret heeft het gerucht opgevangen dat toekomstige Apple-computers met een dual-core processor uitgerust zouden worden. De processor die als opvolger van de PowerPC 970FX zou moeten functioneren, zou als codenaam 'Antares' dragen en twee microprocessors bevatten op de 13mm x 11mm kleine chip. Elke core zou volgens de geruchten over 1MB L2-cache beschikken. Verder zou de 970MP, zoals de processor ook genoemd wordt, uit tien lagen bestaan die door middel van interconnects verbonden zijn en zouden beide cores een Elastic Interface-bus delen. De eerste prototypes zouden door IBM in augustus gelanceerd worden en volgens de niet officiële roadmaps zouden de eerste Apple-systemen die uitgerust worden met deze dual-core cpu in 2005 verschijnen.

Reacties (21)

[Anoniem: 116947]

Apple heeft dan wel een serieuze voorsprong op AMd en zeker op Intel want die gingen pas dual core cpu's in 2006 op de markt brengen voor de gewone consument als ik me niet vergis.

[sCHuTt]

Plus wederom niet direct te vergelijken want het zijn 2 verschillende architecturen.

Intel,AMD zijn x86 CISC (Complex instruction Set Computing) cpu's - complexer in ontwerp dan de PowerPC die een RISC (Reduced Instruction Set Computing) cpu is. Innovaties als dual core zijn nu eenmaal relatief 'makkelijker' in een losser RISC schema dan een architectuur zo oud en complex als x86...

[quote]Beide zijn SuperScalar chips, verbazingwekkend dat er nog steeds mensen zijn die die met het RISC is beter dan CISC argument komen

Waar, maar innovaties als dit zijn zeker een stuk makkelijker te realiseren in een lossere cpu structuur

[Anoniem: 81947]

Wat je zegt klopt helemaal niet. Alle huidige chips zijn intern "risc-like" en breken instructies op in micro-ops. Aan de zogenaamde CISC chips zit gewoon een extra vertaalstuk aan het RISC blok geplakt. Dit vertaalstuk maakte bij de pentium generatie bijna de helft van alle logic uit - daarom waren toen die RISC chips zo veel sneller (meer ruimte voor functionele logic en cache), tegenwoordig is dat maar 10%. Ook het gebrek van het aantal registers in de x86 architectuur is gedeeltelijk opgelost door "virtuele" registers en gratis FXCH instructies. Het zijn hacks dus helemaal zo efficient zal nooit gaan, maar grotendeels wel. AMD64 chips hadden dacht ik ook oplossingen voor de immens inefficiente stack gebaseerde FPU van de x86. Voor veel goede achtergrondinformatie zie ook bijvoorbeeld...
http://arstechnica.com/cpu/004/pentium-1/pentium-1-1.html
en
http://arstechnica.com/cpu/004/pentium-2/pentium-2-1.html

[Anoniem: 70814]

Beide zijn SuperScalar chips, verbazingwekkend dat er nog steeds mensen zijn die die met het RISC is beter dan CISC argument komen. Kijk eens op ArsTechnica door zijn een aantal goede artikelen te vinden over PowerPC vs. Pentium.

[Anoniem: 81947]

>> Waar, maar innovaties als dit zijn zeker een stuk makkelijker te realiseren in een lossere cpu structuur

En dat is nog steeds een niet onderbouwd argument. De PowerPC G3 en G4 waren wel een vrij "clean" design, maar de G5 (eigenlijk PPC970) is al erg complex van opbouw. Het parallelliseren van de PPC970 zal dan ook niet veel makkelijker of moeilijker zijn dan een Athlon64, beiden zullen tegen dezelfde soort problemen aanlopen. Wat bedoel je precies met een "lossere CPU structuur?". Er zijn nadelen en voordelen te bedenken voor beide aanpakken. CISC instructiesets hebben bijvoorbeeld minder instructies nodig om hetzelfde te doen, dus de geheugentoegang voor programmadata is efficienter. De micro-ops die erachter zitten kunnen bij beide verschillende architecturen even efficient gemaakt worden.

Dat neemt niets af van het feit dat de PPC970 een goed design is, evenals de Athlon 64. Het design van de P4 daarentegen is vooral gedreven door marketing, de kloksnelheid is dan wel (iets minder dan) twee keer zo hoog, maar per kloktik wordt maar de helft gedaan. Intel heeft zich ook gerealiseerd dat dit technisch een fout ontwerp was, en gaat nu verder met het Pentium M design om hun nieuwe high end processoren (dual core) te maken.

Een chip van design completion naar verkoop duurt erg lang (maanden). Dus het bekend zijn ervan betekent niet noodzakelijk dat deze chips eerder verkrijgbaar zijn dan andere dual core processoren.

[Ids Lupo]

De chip is van IBM.

[Anoniem: 104849]

2 cores met 1 mb cache op een plaatje van 11 x 13 mm? hoe doen ze dat?

[Steefph]

niemand heeft het over de hoogte gehad

[PuzzleSolver]

jawel

Verder zou de 970MP, zoals de processor ook genoemd wordt, uit tien lagen bestaan

[vehpol]

Heb je wel eens een flat van 10 lagen gezien? Die wil ik best wel hoog noemen hoor

[Anoniem: 25844]

wel jammer dat ze de bus moeten delen, het zou beter zijn als ze allebei een aparte bus hebben, zo werkt Hypertransport van AMD toch ook? of haal ik nu verschillende dingen door elkaar? Afijn, als Apple volgend jaar deze nieuwe processor ook daadwerkelijk in hun producten gaat gebruiken, dan kan Apple wel eens een flinke voorsprong nemen op de pc markt qua rekenkracht. Qua besturingssyteem lopen ze al flink voor. En het nieuwe Tiger ziet er ook heel veelbelovend uit.

[Olaf van der Spek]

een bus krijgen die uit tien lagen bestaat

Wat moet ik me bij de tien lagen precies voorstellen?

[Anoniem: 88387]

de bus bestaat niet uit 10 lagen, dit is fout in het tweakers artikel terecht gekomen.

de chip bestaat uit tien lagen. elk laag bevat gatelogic en is dmv van interconnects doorverbonden (copper).een chip heeft namelijk niet alleen opervlakte maar ook een aantal "verdiepingen". elke woonlaag huisvest logische schakelingen en staat in verbinding ("liftschachten") met andere layers.

[paul123]

staat toch ook zo in het think secret artikel?

The 970MP will feature a copper bus with 10 layers of metal

[Anoniem: 44568]

10 lagen metaal kan ook slaan op de ground en power lagen tussen de logic lagen

[ewasx]

Een chip heeft niet meerdere lagen logische schakelingen. Er is maar 1 laag met transistoren (= logica), alle lagen daarboven zijn alleen maar metaal lagen, voor de interconnects. En dan kan je nogsteeds 10 lagen nodig hebben, want je wil heel veel verbindingen maken tussen al je transistoren. Vroeger, toe er nog maar 1 of 2 lagen met interconnects mogelijk waren werd het grootste deel van het chipoppervlak niet gebruikt voor transistoren, maar alleen maar voor de metaalbanen om alles te verbinden.

[Anoniem: 116947]

DUs een dual systeem met dual core cpu's zal dus een systeem opleveren met 4 virtuele cpu's of zit ik verkeerd?

[Anoniem: 49726]

Niet virtueel, maar reëel!

[Anoniem: 25844]

het is DUAL en niet DUEL....



maar een dual core dual cpu systeem is inderdaad wel heel erg wreed!