IBM heeft tijdens het ISSCC in San Francisco nieuwe details vrijgegeven over zijn Power6-
De eerste versies van de chip verschijnen ergens halverwege dit jaar. IBM volgt zijn normale procedure door de nieuwe processor te laten debuteren in kleinere systemen, waarbij de eerste chips net geen 5,0GHz zullen halen. Later - als de zwaardere jongens aan de beurt zijn voor hun upgrade - komt daar verandering in. IBM heeft slides getoond die snelheden van 5,8GHz weergeven en zegt in het lab de 6,0GHz te hebben gehaald. De op 65nm gebakken chip heeft 750 miljoen transistors binnen een oppervlak van 340mm². Dit is inclusief 8MB aan L2-cache, dat omschreven wordt als 'half gedeeld'. Iedere core heeft in principe namelijk 4MB voor zichzelf, maar kan ook snel bij het cache van zijn buurman komen. Daarnaast delen de twee cores 32MB L3-cache, dat zich op een aparte chip bevindt. De verbinding tussen de L3-
De chips zullen afhankelijk van de snelheid tussen de 130W en 200W verstoken, wat niet meer is dan de huidige Power5+ op 2,3GHz al nodig heeft. Om het verbruik binnen de perken te houden boven de 5GHz wordt gebruikgemaakt van een agressieve voltage- en snelheidsregeling die wordt vergeleken met Intels Foxton. Verschil is echter dat deze techniek er bij de Itanium op het laatste moment uitgesloopt moest worden. Ook is de slaapstand verbeterd om zelfs onder belasting tien procent van het gemiddelde verbruik af te schaven. Een andere innovatieve nieuwe feature is de mogelijkheid om het verbruik van de server hard te limiteren. Een apparaat kan bijvoorbeeld worden ingesteld om nooit meer dan 348W op te nemen. Hij zal dan zijn uiterste best doen om goede prestaties te blijven leveren binnen die limiet, maar er nooit overheen gaan.
IBM zegt dat de hoge kloksnelheid genoeg zal zijn om de prestaties ten opzichte van de huidige generatie te verdubbelen. Er zijn geen tekenen dat men de chip veel 'smaller' heeft gemaakt om hoger te kunnen klokken. Hij kan nog steeds tot zeven instructies per kloktik versturen en heeft zelfs nog een extra functioneel blok om te kunnen rekenen met decimale floating point-getallen. De ontwerpers vonden het nog niet nodig om de stap naar quadcore te maken, maar sluiten die optie ook niet uit voor de toekomst. Wel zal er een module worden uitgebracht waarin twee dualcores worden gecombineerd. De Power6 kan met maximaal 64 sockets in één systeem samenwerken, een verdubbeling in schaalbaarheid ten opzichte van de Power5. Wanneer IBM die optie gaat gebruiken is echter nog niet duidelijk.
Naast de hoge klok heeft het ontwerp verbeterde features op het gebied van betrouwbaarheid. Een op volle snelheid werkende Power6 is in het lab mishandeld met een protonenstraal en wist 3400 willekeurig omvallende bits tijdig op te merken voor er een fout door de mazen van het net heenslipte. Normaal is de kans dat er iets mis gaat natuurlijk vele ordes van grootte kleiner dan midden in een vloedgolf van geladen deeltjes.