AMD zou een tick-tock-model gaan hanteren voor het uitbrengen van zijn microarchitectuur. Volgens roadmaps verwerkt het bedrijf eerst een eenvoudige versie van zijn architectuur in apu's en zijn vervolgens cpu's aan de beurt.
Vanaf de komende Piledriver-microarchitectuur zou AMD zijn 'tick-tock' gaan implementeren. De tick-tock van AMD zou, enigszins analoog aan Intels strategie, een wat afgeslankte architectuur betreffen die in de apu's of accellerated processing units wordt verwerkt, waarna een volledige versie van de nieuwe microarchitectuur in de cpu-lijn zou worden gebruikt. Daarmee zouden apu's als eerste profiteren van nieuwe features en kleinere productieprocedé's, waarna cpu's over de volledige featureset van de architectuur kunnen beschikken.
Volgens een roadmap voert AMD de strategie vanaf zijn Piledriver-microarchitectuur in, waarbij de Trinity-apu's deze verbeterde Bulldozer-architectuur eerst krijgen, gevolgd door de desktopprocessors met codenaam Vishera. De apu's krijgen maximaal vier cores en twee geheugenkanalen, terwijl de desktop- en serverchips vier geheugenkanalen en acht tot tien cores zouden krijgen. Ook zou de instructieset voor de desktop- en server-cpu's worden uitgebreid, waarbij meer instructies per klokcyclus en nieuwe instructies worden ondersteund.
AMD zou met de tactiek de introductie van nieuwe technieken willen versnellen en zijn grootste markt, mainstream-systemen met apu's met x86-cores en een gpu aan boord, het eerst van nieuwe procedé's en kleinere chips laten profiteren. De cpu's, zonder gpu, zouden vervolgens van de volledige functionaliteit van de architectuur gebruik kunnen maken, waarbij de prestaties steeds iets beter moeten zijn.