Onderzoekers ontwikkelen transistors zonder junctions

Processors kunnen mogelijk aanzienlijk kleiner gemaakt worden dankzij een nieuw ontwerp voor transistors. De onderzoekers vonden een methode om de junction van de transistors te vervangen en zo de productie ervan te vereenvoudigen.

In een mosfet, het meestvoorkomende type transistor in processors, worden de polen van de transistor - de source en de drain - door middel van zogeheten junctions met het substraat verbonden. Deze junctions zijn zeer belangrijk in de halfgeleiderindustrie en krijgen dan ook speciale aandacht van de ontwerpers om de schakelsnelheid van de transistors te optimaliseren, de weerstand te verlagen en het verbruik te minimaliseren. Dat laatste aandachtspunt betreft vooral de zogeheten lekstroom, ofwel de stroom die vloeit wanneer de transistors in de 'uit'-toestand staan. Om een goede geleiding mogelijk te maken, worden junctions gedoteerd met hoge concentraties doteringsmateriaal, wat duur en lastig realiseerbaar is.

Onderzoekers van het Ierse Tyndall National Institute hebben echter een transistor ontwikkeld die niet van speciaal ontworpen junctions is voorzien, wat de fabricage van de halfgeleiders aanzienlijk zou vereenvoudigen. Bovendien zou de doorbraak de productie van transistors met een feature size van omstreeks 10nm mogelijk maken. Dergelijke transistors zouden in theorie de lekstroom in het channel tussen de source en de drain minimaliseren.

De Ierse onderzoekers bouwden hun transistors zonder junctions door de gate - het schakelende onderdeel van een mosfet - te vervaardigen van een zeer dunne siliciumdraad van ongeveer 30nm breed en 10nm dik. De transistor wordt aan- of uitgezet door een ringstructuur om de siliciumdraad de gate te laten aansturen. Door de weerstand van de gate te moduleren, kunnen de transistors in de 'aan'- of 'uit'-toestand worden gezet. De op deze manier geschakelde transistors hebben zeer goede elektrische eigenschappen en geleiden stroom dankzij dotering met arseen of boorfluoride.

De siliciumdraad kan nog worden verkleind tot ongeveer 10 bij 10nm. Het aantal productiestappen is relatief gering en de benodigde dotering is lager dan bij normale transistors, terwijl de eigenschappen beter zijn, zowel wat betreft schakelsnelheid als wat betreft het energiegebruik. Verwacht wordt dat commerciële productie op 20nm mogelijk zal worden.

Reacties (21)

[MistrX]

Is deze ontwikkeling te combineren met de andere ontwikkeling door silicum te vervangen door grafeen of zeg ik nu rare dingen?

[Rob Coops]

Waarschijnlijk wel alleen denk ik niet dat de onderzoekers hier het zouden aandurven zo iets te proberen. Kleine stapjes zijn te doen maar omdat nog niemand chips op basis van grafeen maakt is het ook de moeite niet de productie processen te verbeteren. Tegen de tijd dat men chips van grafeen gaat maken en als deze techniek echt zo goed blijkt te werken als in het onderzoek dan zal men zeker de combinatie van de twee technieken gaan maken.

Verwacht voorlopig nog maar niet al te veel van dit soort dingen, Intel, TSMC en alle andere grote chip bakkers zijn al tijden bezig met de 22nm node en draaien al tests met de 15nm en 11nm nodes, ze zullen dit vast wel mee nemen maar ik waag te betwijfelen of dat ook al het geval zal zijn bij de 22nm en zelfs de 15nm is denk ik al net even te ver in het ontwikkel proces om nu nog zo'n grote verandering door te voeren.
Natuurlijk zullen de grote spelers hier als eerste boven op springen en waarschijnlijk hebben de dames en heren van Intel, ASML en TSMC al lang contacten met de onderzoekers. Een zeer groot deel van dit soort onderzoek leunt erg zwaar op samenwerking met het bedrijfsleven dus als het echt levensvatbaar is dan zullen we het zeker terug gaan zien in de toekomst maar voor 2015 zou ik er niet op rekenen.

[Ge Someone]

Dit is gebaseerd op een silicium draad(je) dat heeft niet direct iets met grafeen te maken.

[kwinvdv]

Maar grafeen is opgebouwd uit koolstof, wat in dezelfde groep zit als silicium en daardoor in een aantal eigenschappen overeenstemt, waaronder een covalentie van 4, wat er voor zorgt dat deze atomen volgens mij in bepaalde structuren vrije elektronen hebben en stroom kunnen geleiden.
Maar als grafeen uiteindelijk misschien ook toegepast zou kunnen worden voor deze techniek, dan staat de performance van processors over enkele tientallen jaren nog niet stil, waardoor de wet van Moore lijkt door te zetten en nog niet tegen zijn limiet aan loopt.
En tegen de tijd dat transistors misschien nog maar enkele atomen groot zijn en het kleinste formaat er van bereikt is, zal de kwantumcomputer de performance ontwikkeling kunnen door zetten.

[Verwijderd]

Word dit weer weggemoffeld en onder gefundeerd tot bedrijven er winst in zien? Of gaat dit snel zorgen voor goedkopere zuinige technologie?

[Freee!!]

Gegeven dat productie goedkoper wordt, lijkt het mij vrij waarschijnlijk dat bedrijven redelijk vlot over zullen stappen.

[Verwijderd]

Dat is helemaal niet zeker omdat er meerdere parallelle ontwikkelingen en investeringen gaande zijn. Als de tijdsspanne waarin voordeel met deze techniek gehaald kan worden te kort is dan slaat men het gewoon over.

Het gaat beslist geen voordelen opleveren voor de chips die nu in ontwikkeling zijn, en een ontwerp traject kan enkele jaren duren. Als we met andere bekende technieken al dicht bij de theoretische eind node en voordelen komen van deze transistor dan is het tamelijk zinloos er nu op in te zetten omdat je daarna alsnog moet overstappen op iets anders.

De oplossing is volledig incompatibel met bijvoorbeeld toekomstige grafeen gebaseerde schakelingen, welke impliciet een 2 dimensionale (extreem dunne) laag behelst in tegenstelling tot de huidige en de nu gepresenteerde structuren. Hierin investeren staat daar dus lijnrecht tegenover, improductief dus.

Wat ik wel voor mogelijk acht is dat men deze transistor gaat gebruiken voor relatief eenvoudig, los te ontwerpen structuren (caches). Die nemen toch een groot deel van het schip oppervlak in en een verbetering daar heeft grote gevolgen op de prestaties van de gehele chip. Zo'n aanpak is gemakkelijker te combineren met andere oplossingen en er is veel minder risico op een mis investering.

Ook voor RAM of nieuwe ontwikkelingen hierin zou het wel eens ingezet kunnen gaan worden, omdat je die altijd wil produceren met relatief goedkope productie technieken. Gewoon RAM loopt nu ook altijd achter t.o.v. de process nodes van processoren. En met deze oplossing zoude de RAM makers nog een tijdje langer kunnen wachten met het omschakelen naar een geheel andere (lithografie?) techniek en dus kosten kunnen besparen.

[Reactie gewijzigd door Verwijderd op 27 juli 2024 20:40]

[_Pussycat_]

Intel heeft vandaag al een functionerend 22nm-productieprocess (ja, nog niet helemaal klaar, maar in princiepe werkt het al). Deze onderzoekers hebben een proces waarin het lukt één transistor te maken.
Als hier niet iedereen zich op stort, heeft dat niets te maken met 'wegmoffelen', maar gewoon ermee dat een werkende productie nog extreem ver weg is. Snel gaat zoiets echt niet lukken.

Vergeet ook niet dat de onderzoekers graag succes willen hebben; als ze alle problemen en nadelen in hun verhaal zouden schrijven, zou helemaal niemand meer enthousiast zijn.

[coptician]

En zo lijkt het erop dat Moore's Law toch nog geldig blijft, ondanks alle problemen die de kleinere procedes lijken te geven. (De vraag is dan of de wet de werkelijkheid volgt, of andersom natuurlijk.)

Uiteraard is een lager prijspunt weer fijn om over te horen, en het is goed om te zien dat dit komt door versimplificering van de basis-onderdelen van alle technologie.

[Plasma_Wolf]

Het is een leuke doorbraak maar zoals ik het lees lijkt het me dat het minimum procedé nu op tien nanometer komt te liggen:

De siliciumdraad kan nog worden verkleind tot ongeveer 10 bij 10nm.

Dat is ongeveer de helft van de 22 nanometer die voor zover ik weet tot nu toe als minimum werd beschouwd. We kunnen dan nog wel even door met Moore's law, maar het eind lijkt me ook hier wel in zicht.

Natuurlijk is er ook de mogelijkheid dat ook dit procedé nog verder ontwikkeld kan worden (naar bijvoorbeeld 5 nanometer).

[brinkdinges]

Qua zijdes is dat ongeveer de helft ja, qua oppervlak is dat een factor 4,8 kleiner en dat is nogal wat. Natuurlijk komt er wel weer een eind in zicht, maar dit is nog een flinke verkleining van het geheel.

[The Flying Dutchman]

Dit klinkt als een grote doorbraak: minder energie verbruik, kleinere transistors, goedkopere productie. Weet iemand hoe groot de huidige junctions zijn ten opzichte van de transistor? (percentage).

[AlexanderB]

dat weet ik niet precies, er word 20 nm productie genoemd, 'we' zitten nu op 32 nm. echter vooral de hogere schakelsnelheid (vertaalt direct in hogere clocks) en laag stroomverbruik is interessant, als het binnen korte tijd commercieel inzetbaar is, krijgen we eindelijk processors die (veel) harder lopen dan 3.x ghz stock, en toch binnen de perken blijven qua stroomverbruik

[Verwijderd]

32/100 (*) X20 = TUSSEN 6-7 % kleiner

[Ge Someone]

12 / (32/100) = 37% kleiner

[Nico Klus]

20^2 / 32^2 = .39 dus ruim 60% kleiner!

[Hajame]

we zien wel dat het nog kleiner kan. ben benieuwd hoe de gehele processor gaat werken met deze transistors.

[antonboonstra]

Ik lees: "de fabricage van de halfgeleiders aanzienlijk zou vereenvoudigen" en "Het aantal productiestappen is relatief gering", maar betekent dit dat deze techniek op relatief korte termijn kan worden geïmplementeerd?

[beascob]

Even googelen brengt me bij Junctionless MuGFETs in 2007 door deze onderzoekers ontwikkeld.
Daar werd een begin gemaakt met de "weddingring" door drie kanten op te sluiten.
Nu zijn ze rond. Weet je meteen hoe langzaam zoiets vordert.
Juist op nanoschaal blijkt de ring een ideale sparring 'partner'.
Het behelst wel een dimensie meer ten opzichte van de huidige "laagjes"-techniek.
Er moet ruimtelijker geknutseld worden.
Wat verder het junctionloze inhoudt durf ik alleen maar te gissen. Het lijkt er op of er een F(V)eld aangelegd wordt waarbij niet fysiek electronen tegen elkaar douwen, dus geen lekstroom problemen geven.

[Verwijderd]

De beschrijving is een beetje vaag, maar ik kan me niet voorstellen dat het hier daadwerkelijk om een transistor zonder junctions gaat... Ja, misschien is het een transistor zonder pn-junctions, maar een junction is niets meer of minder dan een materiaalovergang en die zitten er gewoon nog in, lijkt me.

Ja, de bewering wordt op sommige plaatsen iets afgezwakt door formuleringen als "speciaal ontworpen junctions" te gebruiken, maar even later gaat men weer vrolijk werden met het spreken van transistors zonder junctions.

[elteck]

Ja het gaat om PN silicium juncties, de metaal - silicium jucties tellen ze niet mee. Deze transistor heeft inderdaad geen gewone PN overgangen in zijn pad, maar volgens mij wel twee shottky juncties.
Normaal is die PN overgang de isolerende laag die zorgt dat een Mosfet in de "uit" toestand geen stroom voert. Voor bijvoorbeeld een N-kanaal transistor heb je een P gebied ingesloten tussen twee N-type contacten die we Source en Drain noemen. In de "uit" toestand isoleerd dat P gebied de twee N gebieden. Aanzetten gebeurd door het P gebied te inverteren in een N gebied. Dat gebeurd door een positieve spanning op de Gate te zetten, die zoveel negatieve lading het P gebied in trekt dat deze in een N-type gebied veranderd (inversie laag genoemd.). Deze N-laag (kanaal genoemd) legt een geleidende verbinding tussen de twee N gebieden (Source en Drain) , waardoor de transistor aan gaat. Je hebt in feite de N-juncties opgeheven.

Deze transistor werkt een klein beetje anders. Ze laten de contacten eigenlijk weg, en laten de gate die twee contacten creeeren. Dus de Source en Drain worden samen met het kanaal gecreeerd, middels de spanning op de Gate. Eigenlijk, en daar heb je gelijk in, zijn de metaal contacten op de source en drain de nieuwe juncties geworden. Maar dat zijn metaal silicium juncties en hebben veel lagere lek.