Cookies op Tweakers

Tweakers maakt gebruik van cookies, onder andere om de website te analyseren, het gebruiksgemak te vergroten en advertenties te tonen. Door gebruik te maken van deze website, of door op 'Ga verder' te klikken, geef je toestemming voor het gebruik van cookies. Wil je meer informatie over cookies en hoe ze worden gebruikt, bekijk dan ons cookiebeleid.

Meer informatie

Door , , 15 reacties

Toshiba en IBM zijn er in geslaagd om twee verschillende wafers met elkaar te verbinden, waardoor de mobiliteit van elektronen en elektronengaten kan worden vergroot. Dat zou betere field effect transistors opleveren.

Eťn van de mogelijkheden om de snelheid van cmos-chips te verhogen, is de communicatie tussen transistors te vergemakkelijken. De mobiliteit van elektronen en de bijbehorende elektronengaten speelt hierbij een belangrijke rol. Een van de belangrijkste eigenschappen van een wafer is in dat verband de oriŽntatie van de gebruikte silliciumkristallen. De onderzoekers van Toshiba en IBM zijn er nu in geslaagd om wafers op basis van twee verschillende typen, die naar aanleiding van de kristaloriŽntatie (100)wafers en (110)wafers worden genoemd, met elkaar te verbinden. De twee wafers werden daartoe 45 graden ten opzichte van elkaar gedraaid en verbonden met een dunne dsb-laag.

De resulterende 'hybride' wafers leveren volgens de onderzoekers tien procent betere prestaties dan combinaties waarbij de rotatie niet wordt toegepast; de vooruitgang bedraagt zelfs dertig procent ten opzichte van standaard (100)wafers. Door gebruik te maken van hybride wafers kunnen positief geladen field effect transistors, of pfets, profiteren van het (110)substraat, terwijl negatief geladen fets beter gebaat zijn bij (100)substraten. De gemengde wafers zorgen voor beter presterende pfets, zonder dat er een nadelig effect op de prestaties van de nfets is.

Wafers
Moderatie-faq Wijzig weergave

Reacties (15)

Een ander belangrijk voordeel van verhoogde gaten mobiliteit is, dat de afmetingen van een PMOST licht kunnen dalen (10% smaller) om dezelfde prestaties te halen als eerst. Het grote voordeel hiervan is dat een aantal parasitaire capaciteiten ook 10% kleiner worden en dit verhoogt de snelheid. In analoge CMOS-circuits heb je door de betere matching tussen PMOST en NMOST minder invloed van niet-lineaire effecten.
Dit is het eerste artikel op tweakers in een lange tijd waar ik echt helemaal niks van snap. Ook na het lezen van de bron/link werd ik niet veel wijzer. Zou iemand dit beter kunnen uitleggen? Dit is absoluut niet mijn vakgebied, maar ben wel nieuwschierig.

@ thunderbird2k:
_/-\o_ Bedankt! Dat maakt idd de boel een stukje duidelijker!

[Reactie gewijzigd door Thy King op 20 juni 2008 15:52]

Onderdelen in CMOS (diodes, transistoren) heb je in twee varianten P (gaten) en N (elektronen). Wat dit zijn kan ik maar beter niet uitleggen, maar beschouw het maar als positieve deeltjes en negatieve deeltjes (p is eigenlijk een gat wat een elektron achterlaat als het door een kristalrooster springt en n een elektron zelf).

Een belangrijke eigenschap van gaten en elektronen is de 'mobiliteit'. Dit is niks anders dan de de snelheid die een elektron of gat af kan leggen door het materiaal. De mobiliteit hangt af van het kristalrooster uit welke een materiaal is opgebouwd. Stel het rooster is een chaos dan is de kans dat een elektron of gat botst groot en daardoor is de gemiddelde snelheid (grofweg mobiliteit) laag. Normaal is een gat ongeveer 3x trager dan een elektron.

In het artikel hebben ze dus iets bedacht om de mobiliteit van gaten en elektronen te vergroten. Hoe hoger de mobiliteit hoe sneller transistoren kunnen schakelen en dus hoe sneller je pentium wordt.
De rede dat de wafers rond zijn, is omdat de getrokken worden uit siliscium.
De natuurlijke vorm is de ronde vorm, vierkante wafers zouden gegoten moeten worden.
Er is een bedrijf, dat op dit moment een machine inontwikkeling heeft dat ronde wafers giet, deze zouden goedkoper geproduceers kunnen worden. Omdat deze gegoten wafers neit meer gezaagd hoeven te worden.

De getrokken wafers komen als een grote gelasachtige staaf uit de eerste productie stap.
Daarna moet deze staaf in dunnen plakken ( wafers )worden gezaagd.
Er is een bedrijf, dat op dit moment een machine inontwikkeling heeft dat ronde wafers giet, deze zouden goedkoper geproduceers kunnen worden.
Ik veronderstel dat je het over de Bridgeman methode hebt? Deze wordt al toegepast voor de productie van boules van GaAs, InP en andere III-V halfgeleiders omwille van onder andere de hoge zuiverheid die gehaald kan worden, maar heeft als nadeel dat er onvoldoende snel geproduceerd kan worden, in vergelijking met de Czochralski methode die nu voor Si gebruikt wordt.
Weet er nou eigenlijk waarom wafers rond zijn? De chips zijn wel rechthoekig, wat is dan het voordeel van een ronde wafer?
Dat heeft met het productie proces van de wafer te maken. Een ronde wafer is makkelijker te maken dan een rechthoekige wafer. Tevens zijn de chipmachines allemaal ingesteld op ronde wafers, om nu met rechthoekige te komen zouden alle machines vervangen moeten worden.
Voor de geÔnteresseerden: de wafers worden gesneden uit een grote Silicium 'boule', een cilindrisch ťťnkristal. Deze boule wordt in het geval van Si gemaakt volgens het Czochralski proces: Wiki.

De manier waarop dit proces verloopt (het kristal wordt langzaam en roterend uit een smelt van Si getrokken) is er verantwoordelijk voor dat de boule cilindrisch is van vorm. De plakken die van die boule gesneden worden, de wafers dus, zullen bijgevolg ook rond zijn.
Ah, zoals ik het begrijp heeft het ermee te maken dat als zowel een nFET als een pFET op dezelfde wafer gebruikt worden dat dan gewoonlijk een van beiden slechter presteert, afhankelijk van de soort wafer. Met deze nieuwe hybride wafer presteert de nFET optimaal (zoals in de ideale wafer dus) maar zijn de prestaties van de pFET met 30% verbeterd t.o.v. normaal gebruik in de n-wafer (de wafer die eigenlijk geschikt is voor nfets en niet voor pfets).

De prestatie is met 10% toegenomen in vergelijking met oudere hybride wafers.
Weet iemand in hoeverre hybride wafers al worden toegepast?
Ze worden amper toegepast. Het klinkt ook erg duur. Meestal wordt er gebruik gemaakt van een N of P wafer. Wanneer transistoren van het tegenovergestelde type nodig zijn, wordt er lokaal een N of P gebied gemaakt (een 'well').
Nou, dat is nou precies het eerste wat ik ook dacht...
Grappig man, ik snap er geen hol van.. :) (Volgens mij is het helemaal niet waar)...
Hahahahahahaha _/-\o_

Op dit item kan niet meer gereageerd worden.



Apple iOS 10 Google Pixel Apple iPhone 7 Sony PlayStation VR AMD Radeon RX 480 4GB Battlefield 1 Google Android Nougat Watch Dogs 2

© 1998 - 2016 de Persgroep Online Services B.V. Tweakers vormt samen met o.a. Autotrack en Carsom.nl de Persgroep Online Services B.V. Hosting door True