Industrie twijfelt over nut 450mm-wafers

's Werelds grootste fabrikanten van chips willen over ongeveer vijf jaar overstappen naar 450mm-wafers, maar lang niet al hun leveranciers zijn bereid om mee te gaan in deze investering. Sommige bedrijven twijfelen zelfs openlijk aan het nut ervan.

Grote marktspelers als Intel, Samsung, Toshiba en TSMC denken met 450mm-wafers ongeveer dertig procent goedkoper te kunnen produceren dan met de huidige 300mm-wafers. De fabrikanten die daarvoor de nodige apparatuur moeten ontwikkelen twijfelen echter aan de berekeningen.

De crux zit hem volgens tegenstanders in de foutieve aanname dat 450mm-apparatuur even snel zal zijn als de huidige 300mm-generatie. Omdat het oppervlak dat behandeld moet worden ruim verdubbelt gaat dat niet op, waardoor de besparing tegenvalt. Sommige experts verwachten netto nauwelijks tot geen winst.

Niet alle tegenstanders van 450mm-apparatuur zijn echter onpartijdig: de investering in de ontwikkeling van 300mm-apparatuur is bij veel kleinere bedrijven namelijk nog lang niet terugverdiend, en het ontwerp van de volgende generatie wordt nog veel duurder. Om die reden concludeert marktonderzoeker VLSI dat 450mm-apparatuur niet in 2012, maar eerder in 2025 beschikbaar zal zijn.

Ondanks al het gemor van tegenstanders zetten de chipreuzen stug voort. Het plan is om in Austin, Texas een 450mm-fabriek te bouwen waar prototypes van alle benodigde machines met elkaar getest kunnen worden. Hoeveel van hun leveranciers bereid zijn om hieraan mee te werken is niet duidelijk.

Mag het een maatje groter zijn?

Reacties (83)

[Nas T]

In het bericht wordt vermeld dat het niet goedkoper is, vanwege de tijd die het kost om 1 chip te maken niet afneemt(zoals ik het begrijp). Dat kan kloppen, al dient er rekening gehouden te worden met de wissel, al denk ik niet dat daar de winst zit.
Er zit wel winst in een relatief grotere opbrengst van een grotere wafer.
Bij een wafer met een grotere straal is de verhouding oppervlak/omtrek gunstiger. In normale woorden: Er zit relatief meer in het midden dan op de rand. Dit scheelt een procent of 30(minder afval van de rand t.o.v. de hoeveelheid goed).
Maar, zoals eerder gezegd neemt de nauwkeurigheid af hoe verder van het midden wordt gewerkt. Misschien dat de nauwkeurigheid zo goed is, dat er geen uitval is op de kleinere wafers die te wijten is aan onnauwkeurigheden. Maar grotere wafers ondervinden ook meer spanningen(en dus vervormingen, en dus onnauwkeurigheden), dus het hele verhaal is niet eenvoudig. Het is een zeer ingewikkeld proces wat waarschijnlijk niet in een reactie te bepalen is tot een conclusie.

[Verwijderd]

een paar weetjes;
- ronde wafers waarom,... wafers worden gegroeid in de vorm van een silicium kolom,.. zeg maar een grote worst,.. een beetje zoals kaarsen destijds ambachtelijk gemaakt werden,.. vandaar dus de ronde vorm.
Later worden er dus plakjes van gesneden.
- op wafers worden verschillende lagen gegroeid,... epi, oxide, nitride, metaal -lagen en dergelijke en in de litho worden ze voorzien van een fotogevoelige laklaag en dit d.m. v. spinmotors. Ook het ontwikkelen van de wafers na belichting gebeurd op deze manier.
Tijdens al die verschillende processen die ik hier opnoem rijst steeds het probleem om alles wat je er ook maar stapje per stapje wilt op-leggen, -groeien in een héél uniforme laag moet gebeuren.
In het midden van de wafers lukt dat héél makkelijk,... naar de randen toe wordt het dus al wat moeilijker,... vooral bij het aanbrengen van de fotolak is dit niet zo evident.
Vandaar dat het dus niet makkelijk is om aan de zijkant van de wafers een zelfde kwaliteit te krijgen.
Vandaar dat chips in het center van de wafers idd. meestal beter zullen yielden.
- De belichting is idd. geen probleem,... steppers kunnen dit prima aan.
- uitsnijden van de uiteindelijke chips gebeurd met diamant slijpschijven.
- halve chips krijg je idd. doordat steppers shot per shot belichten. Shots bestaan uit die's,.. de uiteindelijke chips in wording dus. Kan dus 3 op 3, 4 op 4, 5 op 5, 4op 3 enz. zijn,.. hangt allemaal af van de design van het product.
Wat op de maskers (reticles) staat wordt zo'n 5x verkleind en zo op de wafers belicht.

Ik kan hier nog uren details vertellen,.. ik kan het weten want ben al 19 jaar onderhoudstechnieker in een waferfab hier in Belgie,.. afdeling Photolitho,.. steppers , coater,.. ontwikkelaars onderhouden is voor mij dagelijks kost

[GH45T]

Geweldig dat bijschrift bij de afbeelding:
"Intel dude met Pentium 4-wafer"

En ik verwacht zelf ook wel dat de stap van 200 naar 300 mm meer winst opleverde, het percentage "halve chips" is al stukken kleiner nu, de winst die je behaalt door nog verder te vergroten wordt denk ik ook lager.

Verder is het natuurlijk de vraag of de kwaliteit nog wel te garanderen valt aan de buitenkant van de wafer, het komt nog altijd vrij veel voor dat de chips in het midden van de wafer kwalitatief beter zijn.

[Reactie gewijzigd door GH45T op 23 juli 2024 11:14]

[Wouter Tinus]

De winst die te behalen valt heeft bijna niets maken met het percentage "halve" chips, maar met het doodsimpele feit dat het oppervlak ~2,2 keer zo groot is en er dus ruim dubbel zo veel op passen.

[TD-er]

De winst die te behalen valt heeft bijna niets maken met het percentage "halve" chips

Bij kleine chips, zal het niet veel uitmaken, maar met chips van zo'n 12x12 mm (ruwe schatting van de foto bij het artikel) gaat dat toch zeker wel meetellen.
Ik heb hier even snel een schetsje gemaakt. (alle "chips" hebben bij mijn voorbeeld dezelfde grootte)

Bij 200mm wafer in mijn voorbeeldje zit je op 41 goede exemplaren (voor een kwart-wafer)
Bij 300 mm (dus oppervlak is 2,25x zo groot) zit je op 98.
Bij 450 mm op 230 exemplaren.
41 x 2,25 = 92 stuks, maar je krijgt er 98. => ruim 6% winst.
Van 300 naar 450 mm wafer is 98x2,25 = 220 stuks. Je krijgt er echter 230, dus dat is zo'n 4,4% winst.

In dit voorbeeld zit je op ongeveer dezelfde verhouding als de chip-grootte op de foto bij dit artikel. (ongeveer 24 chips op 300 mm)
In de toekomst zullen de chips waarschijnlijk alleen maar toenemen in oppervlak (meer cores, meer cache, etc). en dan zal de winst voor grotere wafers echter wel toenemen.

[Soldaatje]

In de toekomst zullen de chips waarschijnlijk alleen maar toenemen in oppervlak (meer cores, meer cache, etc). en dan zal de winst voor grotere wafers echter wel toenemen.

Dat vind ik een beetje een loze opmerking. Als je naar de geschiedenis kijkt dan worden die chips alleen maar kleiner. Dus ook als er meer cores of cache per chip komt wordt dat weer teniet gedaan door verkleining van het ontwerp.

[TD-er]

Dat vind ik een beetje een loze opmerking. Als je naar de geschiedenis kijkt dan worden die chips alleen maar kleiner. Dus ook als er meer cores of cache per chip komt wordt dat weer teniet gedaan door verkleining van het ontwerp.

Even een paar schattingen (de site van BalusC is al tijden offline, dus ik kan zo snel geen fatsoenlijke stats vinden van CPU's):
Een paar aannames:
- oppervlak per transistor is ongeveer gelijk bij vergelijkbaar productieproces (dus bijv 90 nm proces)
- per bit aan cache geheugen gebruik je 4 transistoren. (SRAM, geen SDRAM)
- een dual-core CPU (excl. cache) gebruikt 2x zoveel transistoren als een single-core en een quad-core 2x zoveel als een dualcore, bij gelijke processor-familie.
Hier staan wat gegevens over de processoren t/m de P4 en daarin staat dat de P4 ongeveer 125mln transistoren heeft, met 1 MB L2 cache en deze heeft een die size van ongeveer 112 mm2. Dit is op 90 nm.

Stel de Core2duo CPU heeft 2 cores die vergelijkbaar zijn, met 2 MB cache, dan zou deze dus 250 mln transistoren hebben. Dus op 65 nm ipv 90 nm zou de die-size dan ongeveer 117 mm2 groot zijn. (2* (sqrt(112) /90 * 65)^2)
Een quad-core met 4 MB cache heeft dan dus zo'n 2x zoveel transistoren, dus die die-size zou dan 233 mm2 zijn bij 65 nm.
Voor zover ik weet zijn er nog geen processoren op 45 of 32 nm, maar mochten die er komen, dan kun je dus van 65 naar 45nm ongeveer 2,1x zoveel transistoren kwijt op hetzelfde oppervlak en van 45 naar 32 nm is dat een factor 1,98.
Echter zie ik binnen een paar jaar wel 8-core CPU's verschijnen en de 16 MB cache (dus 8 MB meer) is ook niet zo onwaarschijnlijk. Dan zit je dan dus op 1250 mln transistoren.
Dus ik denk dat er zeker wel groei zit in de gemiddelde die-size, omdat het aantal transistoren sneller toeneemt dan de proces-technieken kleiner worden.

[Wouter Tinus]

Van 300 naar 450 mm wafer is 98x2,25 = 220 stuks. Je krijgt er echter 230, dus dat is zo'n 4,4% winst.

In verhouding tot 125% winst vanuit de grotere diameter noem ik 4,4% bijna nog steeds bijna niets.

[TD-er]

In verhouding tot 125% winst vanuit de grotere diameter noem ik 4,4% bijna nog steeds bijna niets.

Volgens mij zit je nu 2 verschillende dingen te vergelijken.
125% meer chips, doordat het oppervlak van de wafer groter is, wil niet zeggen 125% meer winst, want zo'n grotere wafer zal ook meer kosten, omdat er meer materiaal in zit. De enige winst, is in dit geval dus de tijdswinst die je hebt doordat je niet een extra wafer-wissel hoeft te doen en mischien minder snij-operaties per chip (om de wafer in plakjes te snijden), etc.
Die 4,4% toename die ik noem, is wel pure winst, omdat dat de extra chips zijn die je kunt halen doordat er minder halve chips zullen zijn.
Naarmate de chips groter zullen worden, zal deze winstfactor alleen maar groter worden.

[Wouter Tinus]

want zo'n grotere wafer zal ook meer kosten

De materiaalkosten van een lege wafer zijn maar een kleine fractie (1-2%) van wat het kost om hem te verwerken. Zand is bijna gratis, die machines kosten grof geld. Als je nog maar de helft van de machines nodig hebt of je twee keer zoveel chips uit dezelfde fabriek kunt halen verdien je grof geld. Die 4% winst aan de rand is dan mooi meegenomen, maar peanuts in het grote plaatje.

[Jaco69]

125+4,4 is dus 129,5% extra chips op 1 wafer als je van 300 naar 450mm gaat.
Zeg dat de 50% grotere wafer ook 50% meer tijd in beslag neemt dan heb je per tijd nog steeds 86% meer chips.

[Verwijderd]

4,4% is genoeg om winst op te halen.

[D11]

Maar je zou bepaalde rijen ook een beetje verschuiven waardoor je een extra chip per rij kwijt kunt. Dit kun je bij alle wavers doen dus de vraag is wat dan het verschil wordt.

Hé wat en idee. Mischien patent op aanvragen .

[TD-er]

Ik denk dat als je de chips in een meer "bakstenen-motief" zou plaatsen, dat het snijden dan een stuk lastiger zal gaan.

[GH45T]

In het nieuwsbericht staat dat de bewerkingen al langer duren dan bij een 300 mm wafer. Verder heb je natuurlijk net zoveel grondstoffen nodig per chip.

Waarom valt de winst dan wel nog te behalen?

[Wouter Tinus]

"Langer" is natuurlijk een breed begrip he. Zelfs de pessimisten verwachten dat bepaalde stappen 'maar' 83% trager worden, maar in ruil daarvoor krijg je wel 124% extra ruimte. Netto nog steeds een winst van ongeveer 25% dus. Het optimistische scenario ziet er alleen nog veel beter uit.

[Reactie gewijzigd door Wouter Tinus op 23 juli 2024 11:14]

[Verwijderd]

Maar de 300mm industrie staat ook niet stil. Men verwacht simpelweg dat er meer winst te boeken is door de 300mm fabs verder te optimaliseren, dan dat er te boeken is via grotere wafers.

Het is niet zo raar dat er een maximum zit aan de winst die je haalt bij het vergroten van de wafer. Of die hier ligt.... wellicht...

Het valt wel op dat het de wafer stepper gebruikers zijn die winst zien, terwijl de stepper fabrikanten het niet zien zitten...

[Verwijderd]

de winst zit hem ook in betere yields, chips bij de rand zijn vaak slechter, maar hoe groter een rondje wordt, des te grote de oppervlakte, verhoudingsgewijs zitten er steeds minder chips aan de rand (oppervlakte neemt veel sneller toe als omtrek)

[PainkillA]

waarom is zon wafer rond Processors zijn toch vierkant? Of zit ik er helemaal naast Aan de rand heb je dan een hele zut die je weg kan gooien

[Reactie gewijzigd door PainkillA op 23 juli 2024 11:14]

[XElD]

Wavers bestaan uit monocrysyalijn silicium en dat maak je door een dunne draad adhesiemateriaal in een bad met gesmolten silicium te hangen. Vervolgens word dit zeer langzaam omhoog getrokken. De resulterende vorm is rond (met aan de bovenkant een soort van flessenhals). Vervolgens worden deze "rods" gezaagd met zeer fijne apparatuur en dan heb je je wafer. (Nouja, niet helemaal, maar zo is het principe wel.)

Bij monocrystalijne zonnecellen, te herkennen aan de egale kleur, zie je wel eens van die afgerond hoekje. Dan hebben ze dus de rand van de wafer voor zonnecellen gebruikt (daar is de zuiverheid en de homogeniteit veel minder een issue dan bij chips).

[Verwijderd]

Dus eigenlijk is Intel ook een van de grootste leveranciers van zonnecellen, ontstaan uit de productie en eigenlijk afval van procs/chips.

[XElD]

Hehe, valt we mee... Intel maakt die wafers niet.

Zowel de traditionele zonnecellen (wafers) als opgedampte (silaan gas) dunne film cellen van silicium gebruiken nu nog reststromen van de chipsindustrie. Ondertussen loopt de vraag naar dit soort producten tegen zń grenzen aan en zit de zonnecelindustrie met een probleem (want chipbakkers kunnen veel meer betalen).

Gelukkig zijn problemen er om op te lossen, as we speak wordt er gewerkt aan pilot productielijnen die prototype processen gebruiken om silicium van een lagere zuiverheid te fabriceren.

[MrJames]

Kwam dit tegen:

forum: Waarom zijn wafers rond?

[Confusion]

Alleen staat daar niet echt een antwoord. Het punt is dat wafers uit monokristallijn silicium bestaan. Grote hoeveelheden monokristallijn silicum zijn het makkelijkst/goedkoopst te produceren door er enorme staven van te trekken en die staven daarna in plakken te zagen. Het oppervlakteverlies doordat je niet de hele wafer kunt gebruiken weegt niet op tegen de extra kosten van het produceren van vierkante wafers.

[Verwijderd]

Ligt aan de manier waarop wafers worden gemaakt. De processors zijn idd vierkant dus je een hebt een deel van de processors, die op de rand liggen, die worden weggegooid. Als je de preciese manier wil weten, hoe wafers gemaakt worden en hoe het werkt moet je effe googlen.

[Snake]

Mwah, aan de buitenkant hebt ge zowiezo minder werkende chips, omdat de precisie afneemt

[D11]

Dit probleem wordt steeds kleiner omdat ze de waver op een lucht gelagerd plateau ligt wat verschoven wordt t.o.v. van de lens (als die techniek tegenwoordig nog gebruikt wordt. Ik kan me echter wel voorstellen de de kwaliteit van de waver zelf aan de randen minder is, waardoor je meer uitval krijgt. Iemand die hier meer over weet ?

[badflower]

dit was ook mijn eerste reactie om efficienter te produceren, maar

stel dat je een standaard maat vierkant wafers maakt, dan nog gooi je veel weg omdat chips allemaal variabele grootte hebben. Je komt maw nooit goed uit, TENZIJ je de wafel precies een meervoud groot maakt van de chip die je wilt hebben. Maar dan moeten alle machines met variabele maten wafels om kunnen gaan, en dan kun je dus net zo goed met ronde wafels blijven werken of nieuwe machines maken voor 450mm

[Snake]

Lijkt me ook dat de precisie steeds afneemt als ge verder van het middelpunt gaat, waardoor er lagere yields zijn.

[knirfie244]

Zo een grote wafer wordt niet in één keer belicht. De waferstepper doet dit per "zone". Het masker dat gebruikt wordt voor de belichting bevat maximaal een tiental chips. De stepper belicht hiermee een gedeelte van de wafer, schuift de wafer op en belicht het volgende gedeelte, zo werkt hij de hele wafer af tot deze vol is.

Het middelpunt waar de hoogste preciese zit, is dus de middelste chip uit het masker. Deze zit dus vele keren op de wafer.

[Reactie gewijzigd door knirfie244 op 23 juli 2024 11:14]

[Willem2]

De yield heeft niet alleen te maken met de precissie van de stepper, maar ook met zaken als uniforimiteiten van oxidatie en depositie lagen. Daarnaast zijn er ook nog ion-implanters, etchers, plasma systemen, was straten en ga zo maar door. De hele keten definieert je uiteindelijke yield.

[Verwijderd]

Ah... dus dat is ook de reden waarom de wafer helemaal tot de rand met halve chips bezet is! Ik zat me altijd al af te vragen of dat luiheid was bij het ontwerk van het masker.

[siepeltjuh]

Snake heeft wel gelijk. Wafers zijn rond omdat ze gedraait worden. In het midden is het silicium een stuk zuiverder dan aan de rand. Daarom clocken de middelste wafers ook beter dan aan de buitenkant.

Als de wafer groter is. Zou er aardig wat moeten veranderen aan de techniek om aan de rand (die nu dus een stuk verderop ligt) dezelfde kwaliteit silicium te halen als nu aan de rand wordt gehaald.

Het belichten heeft hier nog neits mee te maken, omdat het silicium zelf eerst gemaakt zal moeten worden. Daar zit het probleem.

Over een tijdje zullen de wafers onder water belicht worden ivm een te kleine breking index. Maar dat ter zeide.

[Verwijderd]

Eigenlijk valt er met zekerheid meer winst te behalen met kleinere processoren op dezelfde wafergrootte (45nm productie heb je nu voor de procs), en als ze die productie nog verder weten te verfijnen, dan lijkt mij dat een andere optie om de winst te verhogen.

[OddesE]

Maar het lijkt steeds moeilijker te worden het proces verder te verfijnen. En dan kon het wel eens een hele simpele winst worden om met je 30 nm proces 450 mm wafers te gaan gebruiken, in plaats van te proberen het nog verder te miniaturiseren.

[Verwijderd]

Grappig hoe Tweakers dit eventjes met zekerheid weten te vertellen, terwijl de experts in de industrie, diegenen die deze machine daadwerkelijk gebruiken en produceren, daar grote onenigheid over hebben....

[RoBBS]

google dan eens naar "wiki wafer"
Dan krijg je dit
http://en.wikipedia.org/wiki/Wafer_(electronics)

[Rey Nemaattori]

Dezelfde tegen argumenten zoals groter oppervlak => lagere snelheid, evt. slechte yields ging ook op voor de overstap van een kleinere naar een 300mm wafer...waarom hoorde je die gasten toen niet?

[TheGhostInc]

Na de overstap van 200mm -> 300mm en naar 90/65nm zijn de grenzen van sommige processen veel duidelijker geworden. Waar er eerst de verwachting was zonder problemen naar 32nm te komen, hoor je nu al geluiden dat 45nm toch ook al een hoog risico meebrengt en sommige partijen daar toch even mee wachten.

Om een paar knelpunten aan te geven:
Van 300mm -> 450mm verdubbelt het oppervlak, maar dus ook het gewicht. Als er vroeger 40 of 80 wafers in een oven gingen tot 1300 graden Celcius waren er al problemen met de kwarts statieven waarin de wafers lagen. (Vooral vervormen waardoor wafers konden vallen). Verdubbel je het gewicht en maak je de afstand 1,5 keer zo groot dan wordt het allemaal nog instabieler. Dat betekent dat transport systemen nauwkeuriger en rustiger moeten worden, wat slecht is voor de doorstroming.

Aan de andere kant is de maximale snelheid van een wafer in een belichtingsmachine op dit moment wel een heel eind bereikt. Met zeer zware lineaire motoren worden de wafers door de machine heen geslingerd, maar ondertussen op de 10-tallen nm precies. Dat sneller krijgen terwijl de preciesie ook omhoog moet is bijna ondoenbaar.

[shadowillusions]

Het zal waarschijnlijk een superdomme vraag zijn volgens sommigen maaruh wat is nou een wafer??? Google maakt me ook niet echt wijzer. Bedankt!

[IJnte]

Een Wafer is het basismateriaal voor een chip (denk aan de processor in je computer, of de grafische chip op je video kaart). Een wafer is een ronde schijf silicium dat als basismateriaal gebruikt word. Door diverse productiestappen (oxideren, etsen, belichten, ontwikkelen etc) kan men een elektrisch ontwerp op een wafer maken waardoor jij je computer kan gebruiken. Zie ook: Wikipedia

[SRI]

Ik dacht dat bij wafers de beste kwaliteit ook in het midden zat. Betekent het dan ook niet dat als je steeds grotere gaat maken je minder veel hebt om als topmodel te verkopen? Of dat ze hun topmoddelen lager clocken omdat ze anders te weinig ervan hebben?

[Soldaatje]

Alles wordt groter dus ook het middelpunt. Relatief verandert er niks.

[dasiro]

erm, neen, enkel de diameter wordt groter.

[OddesE]

Ja, maar ook de afstand tot de rand :-)

[Verwijderd]

Kun je vertellen hoe groot een punt is?

[Greyh0und]

ongeveer 4 pixels. (ligt ook aan de resolutie van je beeldscherm denk ik)
/flauw


ik heb het over een punt als in een punt achter een zin, voor degene die hem niet snappen