IBM verlegt grenzen chiplithografie

IBM heeft bekendgemaakt dat het de grenzen van chiplithografie weer wat verder heeft opgerekt. Met de bestaande methode, waarbij details in een chipwafer worden geëtst met behulp van zichtbaar licht, waren volgens het bedrijf details van minder dan 32 nanometer nog niet haalbaar. Door gebruik te maken van ultraviolet licht behoren lijntjes met een dikte van 29,9nm, net iets minder dan een derde van de huidige generatie micro-elektronica, inmiddels tot de mogelijkheden. Het nieuws is volgens IBM's Robert Allen vooral belangrijk omdat het nieuwe fabricageproces voortborduurt op bestaande technieken: 'We hebben ons ten doel gesteld om optische lithografie zo lang mogelijk te blijven gebruiken, zodat het gebruik van dure en riskante alternatieven als röntgenstraling zo lang mogelijk uitgesteld kan worden. Met uv-licht kunnen we nog zeker zeven jaar vooruit.' Voordat de ultraviolette etstechniek op grote schaal toepasbaar is, zal minstens drie en mogelijk vijf jaar verstreken zijn. De introductie van in massa geproduceerde 32nm-chips staat overigens al voor 2009 op het programma.

Links de nieuwe 29,9nm-detaillering, rechts op dezelfde schaal gefotografeerde 90nm brede leidinkjes

Reacties (18)

[Daos]

Er wordt al lang geen zichtbaar licht meer gebruikt. De grens van zichtbaar licht is 380 nm. In de bron staat dat de gebruikte golflengte 193 nm was. Er was daarvoor al 248 nm lithografie.

Volgens mijn bronnen is dat al een tijdje in gebruik voor productie en zijn ze nu bezig met het klaarmaken van 157 nm voor productie (tests zijn dus al gelukt).


Wat ik uit de bron begrijp is dat het de (voorlopig) kleinste structuur is die met de oude vertrouwde 193 nm laser gemaakt is.

[windancer]

Volgens mij is geen enkele grote lithografiefrabrikant serieus bezig met 157 nm dus dat zal hem wel niet worden. Na gewone 193 nm litho zal het wel 193 nm immersie worden, hiermee zijn deze lijntjes ook gemaakt. Na 193 nm immersie lijkt EUV (13.5 nm) de beste kaarten te hebben.

[Verwijderd]

het schalen van transistoren lukt misschien nog wel, maar de meeste designproblemen van vandaag spelen zich af op het vlak van de interconnectie van deze transistoren. dat eist veeeeele malen meer oppervlak dan de transistor op zich.
1) dat schaalt vele moeilijker naar beneden
2) introduceert parasitaire capaciteiten (ordegroottes groter dan de parasitaire capaciteiten van de transistoren zelf)
3) het oppervlakte-aandeel van de transistor zelf (gate, source en drain) is slechts een fractie van de oppervlakte die nodig is om het geheel aan te sluiten op andere transistoren.

[Verwijderd]

Links de nieuwe 29,9nm-detaillering, rechts op dezelfde schaal gefotografeerde 90nm brede leidinkjes

Fotografie?? Fotonen?? Waarschijnlijk toch met een HRSEM imo.

[skinnieh]

Wat is het voordeel van een nog kleinere cpu tegenover een cpu die 2x zo groot is? Het is ongeveer het kleinste 'losse' onderdeel in een computerkast.

(even daargelaten dat we vast ooit p4 en x1900 snelheid hebben op onze mobiele telefoon door deze nieuwe technieken)

Vergeef me als ik uit me nek lul

[Verwijderd]

De snelheid van de processor wordt fundamenteel gelimiteerd door de lichtsnelheid, 300.000.000 meter per seconde. Een electrisch signaal door een draad gaat op 1/3e hiervan, 100.000.000 m/s.

Voor een chip met zijdes van 2.5 cm (dus omtrek 10 cm) betekend dit dat een electrisch signaal maximaal met een frequentie van 1 GHz een rondje om de chip kan lopen. Hierbij houden we nog geen rekeningen met vertragingen in de resistors. Er kunnen wat truckjes worden toegepast, zoals dual core, of proces 2 start terwijl proces 1 nog wordt uitgevoerd, om hier bovenuit tekomen, maar een veel hogere kloksnelheid kan gewoon niet bij deze afmetingen.

Overigens vraag ik me wel af of oppervlaktediffusie, waarbij atomen over het oppervlakte lopen, chips op deze schaal niet te onstabiel maken, zeker bij hogere temperaturen.

[Daos]

De kloksnelheden zijn niet hoger omdat het energieverbruik anders te hoog wordt. De afstand heeft helemaal geen invloed op de maximale snelheid. Met pipelining kan je immers overal snel komen.

[Niles]

Afstand heeft wél degelijk enige betekenis, een deel van Youri219 z'n verhaal is wel waar:

De lichtsnelheid is 300.000.000 meter per seconde. Zoals gezegt plant een elektrisch signaal zich voort met ruwweg 1/3; 100.000.000 m/s. Laten we even de snelste klokfrequentie in een hedendaagse Pentium 4 nemen dan is dat 3,8Ghz. Een Hertz is een puls per seconde, een kilohertz dus 1000 pulsen p/s, een Mhz..., een Ghz dus 1 miljard pulsen p/s. Op 3,8Ghz dus 3,8 miljard pulsen per seconde. dat betekend dus dat de afstand die een puls op 3,8Ghz maximaal kan afleggen het volgende is:

1 / 3800.000.000 * 100.000.000 = 0,026316 meter (afgerond), oftewel afgerond zo'n 2,6cm. Niet bijster veel dus, en zogauw de afstand die de klokpuls moet afleggen groter is dan deze maximale afstand heb je al een probleem.

[siepeltjuh]

Ik zie niet waar de link ligt tussen de maximale snelheid die een 'puls' kan behalen, en de maximale afstand.

Waarom mag een puls nooit langer dan 1 seconde leven? de puls word toch op punt a ingezet, en gaat door de chip tot 'het einde'

Of ben ik te logisch voor een logische cpu

[Verwijderd]

Het signaal moet wel over zijn voordat de volgende clockpuls komt anders krijg je fouten.

[Verwijderd]

Hoe de formule gebruikt wordt kan ik niet eens zijn. Het geeft puur aan hoelang een bepaald signaal in een bepaald medium voortplant. Ik heb designs gezien met 10GB signalen (wel-is-waar differentieel) die over 4 verschillende boarden gaan (totale lengte > 50cm). Zou volgens bovenstaande formule dus niet kunnen. Het wordt wel lastig mbt delays en transmissielijn effecten. De transmissielijn effecten zijn overigens afhankelijk van de stijg en daaltijden van het signaal, niet de frequentie.

[Verwijderd]

Wat een onzin, wat u bedoelt zijn transmissielijneffecten.

[ppotter10]

Dat is ook maar deels waar. Bij elke processor die op een kleinere core werkt gaat het voltage immers ook omlaag zodat de 'interconnectie effecten' die u bedoelt weer binnen de grenzen blijft.

[windancer]

Kosten : als de processoren groter worden kunnen er minder op de wafers waarop ze geproduceerd worden. Om dan dezelfde hoeveelheid chips te maken heb je dus meer grondstoffen nodig en zijn ze dus duurder.

[freaky]

Volgens mij verbruikt het ook nog minder stroom daar minder massa minder weerstand biedt.

[diederik77]

Nee een dunnere draad heeft meer weerstand.

Binas tabel 35D1: Weerstand homogene draad = soortelijke weerstand * lengte / doorsnede
Dus kleinere doorsnede is grotere weerstand.

//edit: maar kleiner procédé = kleinere lengte!

[C00P]

Dunnere draad geeft meer weerstand maar als de spanning evenredig omlaag gaat gaat het opgenomen vermogen en dus de warmte ook omlaag.
Meestal gaat men minder verbruiken als men over gaat op een kleiner productieproces.

[Verwijderd]

@ diederik77

Je gaat me toch niet vertellen dat je binas tabel nog geldt op quantumschaal? Op hoge frequenties lopen stromen meer op de oppervlakte (skin effect). Daar gaat je formule