Details aankomende Intel Xeon DP serverprocessors

Met de nieuwe Xeons voor dualprocessor servers en werkstations gooit Intel het roer op verschillende punten om, zo meldt X-Bit Labs ons. Dit keer is de dualprocessor Xeon niet een standaard P4-chip met ondersteuning voor SMP, maar een heuse serverprocessor met onder andere een L3 cache. De versie die halverwege dit jaar uit moet komen heeft een L2 cache van 512kB, draait op een kloksnelheid van 3,06GHz op een bus van 533MHz en biedt uiteraard ondersteuning voor HyperThreading. De L3 cache kan 1MB aan data huisvesten, wat van goede invloed moet zijn op prestaties in een serveromgeving. De prijs valt niet tegen: er wordt gegokt op $700.

Eind dit jaar komt Intel met de Xeon Nocona. De core met codenaam Nocona is in feite een Prescott-core die geschikt is gemaakt voor gebruik in servers. De verbeteringen komen in de vorm van een groter L2 cachegeheugen (1MB) en hogere kloksnelheden (3.2GHz en 3.46GHz). Begin 2004 richt Intel zich met zijn 'Lindenhurst'-chipset op een 667MHz Quad Pumped Bus en PCI Express. De kloksnelheden van de Xeon Nocona zullen meegroeien naar 3,67GHz, terwijl Intel de 533MHz bus-versies zal blijven verkopen. Halverwege 2004 wordt de 'Jayhawk' verwacht. Dit is een voor servers geoptimaliseerde Tejas-core.

Reacties (11)

[kalizec]

Wat ik niet begrijp is dat als Intel begin 2004 met een Quad Pumped 667 bus komt. Ze nu dan al procs hebben voor een Quad Pumped 800 bus. Iemand anders wel?

[Verwijderd]

Deze xeon draait slechts op 533MHz. Om AMD voor te blijven (blijkt nu) hebben ze de P4 al naar de 800 gepushed. De xeon is gericht op servers; daarvoor is dat van minder belang, volgens mij. Liever zie ik in een server een 1MB L2 + 3 MB L3(?), dan 800MHz QPB.

Wellicht heeft het ook te maken met de grotere hoeveelheden geheugen die in servers vaak wordt toegepast: voor 4GB DDR400 ben je heel wat meer kwijt dan voor 4GB DDR333 (667MHz QPB), terwijl de snelheidswinst vooral een marketingtechnisch detail is, vanwege de relatief hoge datatransfers naar de harde schijven, meestal..

[Femme]

Aangezien de Xeon en Xeon MP een gedeelde FSB hebben, is de bandbreedte en latency van de FSB in een dual en multi-processor Xeon systeem nog van veel groter belang dan in een single proc systeem. De reden dat de kloksnelheid achterloopt bij de Pentium 4 is dat het moeilijk is om de FSB op een hogere kloksnelheid te draaien als er meerdere processors aan de bus hangen.

Intel heeft er tot nu voor gekozen om het probleem op te lossen met een hoop L2 of L3 cache. AMD kiest voor de betere schaalbaarheid van zogenaamde glueless multi-processing met directe verbindingen tussen de processors.

[Beaves]

De core met codenaam Nocona is in feite een Prescott-core die geschikt is gemaakt voor gebruik in servers. De verbeteringen komen in de vorm van een groter L2 cachegeheugen (1MB)

De Prescott core krijgt van zichzelf al 1MB aan L2 cache mee, dus als de Nocona ook 1MB aan cache meekrijgt dan is dat dus evenveel als de Prescott. Natuurlijk kan Intel daar altijd meer van maken, net zoals ze nu ook doen met de Xeon MP.

[Luxx]

Het formaat van de L3 cache in de nocona wordt in het hele artikel niet genoemd. Maar je mag we wel van uit gaan dat een processor met 1MB L2 cache een nog groter 2-3MB???L3 cache krijgt, anders heeft het extra cache level geen zin. L3 cache is immers langzamer dan L2 cache, het voordeel daarvan is wel weer dat het veel goedkoper gemaakt kan worden!!! Daarom kan een processor met een extra level cache (L3 op het moment) dat veel groter en langzamer is, soms beter preseren dan een processor iets meer duur L2 cache.

Een tijdje terug stond al op tweakers een stuk over de mogelijke aanwezigheid van een L3 cache bus in de prescott. Het zou natuurlijk kunnen dat deze in eerste instantie voor de XEON versie van deze core bedoeld is.

[Verwijderd]

L3

[sweetdude]

Hoe zit het nu precies een XEON DP betekend dat de XEON zonder DP niet meer in dual setup gebruikt kan worden? Hebben ze dan ook nog een MP versie om in qaud+ borden te gebruiken.

Willen ze op deze mannier meer geld vangen voor de zware pc's en op deze mannier de "gewone" man cq tweaker zijn dual bordje niet meer gunnen. Di gaat op deze mannier namelijk veel meer geld kosten dan eerst. He begon met het stopzetten van SMP in de P3 en nu dit weer.

[Femme]

Xeon DP is geen officiële naam van Intel. Het wordt hier gebruik om het verschil duidelijk te maken tussen de normale Xeon voor dual processor systemen en de Xeon MP voor multi-processor systemen, welke al lange tijd over een L3 cache beschikt.

[Beaves]

Kan iemand mij ff uitleggen wat t verschil is tussne L1,L2 en L3 cache. Van welke moet je t meeste hebben? En wat maakt t uit voor de performance?

L1 cache zit het dichste bij de core en is belangrijk om veel gevraagde data in op te slaan zodat het snel toegankelijk is.

L2 cache heeft een vergelijkbare functie, maar is gewoonlijk veel groter dan het L1 cache en zit er verder vanaf.

L3 cache draait meestal niet zo snel als de core zelf (wat L1 en L2 cache wel doen) en is nog groter als L2 cache. Het zit los van de core in de vorm van geheugenchips en is daardoor niet zo snel. Maar veel L3 cache zorgt voor een significante verbetering van de performance. Het is alleen wel duur doordat je geheugenchips nodig hebt die op hoge snelheden kunnen draaien.

Waar je het meeste van moet hebben is afhankelijk van waarvoor de CPU gebruikt gaat worden.

[hellbringer]

ff een toevoeging op Beaves:

Een (standaard) Pentium 4 heeft 512 KB L2 cache en maar 8 KB L1 data cache

Reden voor zo weinig L1 cache is dat het L1 cache zo duur is dat de processor anders te duur zou worden voor de "gewone" thuisgebruiker.
De prijs van het L1 cache is zo hoog omdat het zo ontzettend snel is.

De P4 beschikt naast de 8 KB 'data cache' (voor gedeeltes veelgebruikte data/programma) ook nog over 12 KB 'Execution trace cache' dit gebruikt de processor om veelgebruikte instructies in op te slaan (Denk aan 128 ^ x / y, maar dan net ff wat ingewikkelder)