Infineon en Toshiba kondigen 32MBit FeRAM-chip aan

De DigiTimes bericht dat Toshiba en Infineon een 32MBit FeRAM-chip in elkaar hebben geklust. Bijzonder aan de chip is de 'chained memory cell' architectuur wat betekend dat de chip is opgebouwd uit parallel in plaats van serieel geschakelde transistors en condensators. Verder neemt de controller slechts 34 procent van het oppervlak van de chip in gebruik. Dankzij deze twee verbeteringen is de chip slechts 96 vierkante millimeter groot wat circa de helft is van conventioneel FeRAM met dezelfde capaciteit. Verwacht wordt dat het kleinere geheugen zal leiden tot lagere prijzen voor FeRAM.

FeRAM combineert de voordelen van SRAM en DRAM met die van flash-geheugen. De data in het geheugen blijft opgeslagen als er geen spanning op staat, maar tegelijkertijd kan het dezelfde snelheden halen als DRAM. Verder is het geheugen energiezuinig waardoor het bijvoorbeeld erg geschikt is voor gebruik in mobiele apparatuur.

Reacties (4)

[KonradV]

Met 32 Mbit per chip heb je met 8 chips nog "maar" 32 Mbyte, of met 16 chips op een module kom je tot 64 Mbyte.
Wat ik mis is de snelheid en de latency voor zo'n module. Als die erg afwijken van de huidige SDRAM (al dan niet DDR), in een verwijzend artikel op EE-times staat iets van write access time van 50 ns. Dit is wel ietsje meer dan de huidige SDRAM's, maar het is in ieder geval een goed begin

[CaineTanathos]

Niet vergeten dat het artikel dat op EE-times van mei 2001 is, dat is bijna 2 jaar oud.
En die 50ns slaat terug op het conventioneel FeRam
en door het statisch geheugen is moet het ook niet continue gerefreshed worden. wat allemaal de snelheid tengoede komt.

32Mbit is de eerste chip en als het goed gaat zal er zeker naar een .13 micron productie proces worden overgeschakeled (ipv .2 micron)

zeker een interesante ontwikkeling

[PowerFlower]

In dat artikel uit 2001 staat:

FeRAM's appeal is in a combination of features that includes the endurance of DRAM, the fast read/write times of SRAM and the non-volatility of flash.

Klinkt tamelijk ideaal... SRAM (niet SDRAM dus, let op de ontbrekende D) wordt nu immers alleen als cache gebruikt, DRAM is langzamer dan SRAM door de andere werkingswijze. FeRAM zou dus de snelle toegang bieden die SRAM ook heeft, 50ns SRAM is sneller dan 50ns DRAM. En dan ook nog eens informatie vasthouden zonder stroom...

Kewl, maar ik kan me zo voorstellen dat dit in eerste instantie zo duur is dat het hele specifieke toepassingen krijgt. Bijv. high-end digitale camera's, waarbij de foto's door het hoge aantal megapixels zo groot worden dat de schrijfsnelheid ergerlijk wordt (flash geheugen is toch vrij traag als je vele megabytes weg wil schrijven).