ASRock kondigt per ongeluk nooit onthulde Ryzen 9 9950X3D2 aan

ASRock kondigde in een inmiddels verwijderd persbericht de nooit onthulde Ryzen 9 9950X3D2 aan, zo merkte VideoCardz op. De vermeende X3D2-variant zou twee keer zoveel 3D V-Cache hebben als de huidige Ryzen 9 9950X3D.

Het persbericht werd door VideoCardz opgemerkt en vermeldde een verkeerde datum. Dit kan erop wijzen dat het bericht ooit is ingepland maar nooit online had moeten verschijnen of dat het om een menselijke publicatiefout gaat. ASRock heeft het bericht inmiddels weer verwijderd.

De per ongeluk 'onlangs uitgekomen AMD Ryzen 9 9950X3D2' zou de nieuwste biosversie vereisen. Daarom speculeert het medium dat de processor een 200W-tdp heeft, wat een indicatie geeft van het maximale stroomgebruik op basis van de hitteproductie in watt. Het zou daarbij de eerste processor van AMD zijn met 192MB L3-cache.

Vooralsnog is de Ryzen 9 9950X3D het topmodel van AMD. Onlangs verscheen er al een X3D2-variant van de processor in Geekbench. Daaruit bleek al dat de processor twee keer zoveel 3D V-Cache zou krijgen, waardoor de totale L3-cache van 128 naar 192MB zou gaan. AMD heeft het bestaan van de processor nooit bevestigd.

Bron: ASRoock, via VideoCardz

Reacties (28)

[TheekAzzaBreek]

Klinkt wel als een logische stap.

In plaats van extra cache op een CCD met scheduling gedoe om je gelieerde processen op die CCD te houden voeg je extra cache toe op beide CCD's. Of je dan van scheduling gedoe af bent is nog maar de vraag, want een proces dat toevallig op een andere CCD terecht komt zal meer L3 cache misses oplopen, lijkt me.

[Faifz]

Op mijn 9950X3D wanneer de 3D V-cache driver niet aanstaat, draait een spel altijd op de 2de CCD zonder V-cache en maakt helemaal geen gebruik van de 1ste CCD die wel V-cache heeft.

Je kunt best de driver toch wel gebruiken want het voorkomt dat beide CCD's tegelijkertijd gebruikt worden wanneer er geen nood is aan meer dan 8 fysieke cores.

[laurxp]

Niet heel gek, want (als ik me niet vergis) heeft de CCD zónder V-Cache vaak een hogere boostfrequentie. Op papier zijn dat dus betere cores, dus is het logisch om workloads standaard aan die CCD toe te kennen. Je hebt de driver nodig om dit te overriden voor workloads waarvan jij weet dat ze meer hebben aan extra cache dan aan een iets hogere klokfrequentie.

[laurxp]

Je blijft een hoop scheduling-gedoe houden. Met één X3D-CCD kan je de problemen grotendeels omzeilen door alle threads van bijvoorbeeld een game aan die ene goede CCD toe te wijzen. De andere CCD doet dan voor spek en bonen mee, en zal hooguit wat achtergrondtaken verwerken.

Met twee X3D-CCDs moet je echt actief aan het werk met scheduling, want de gebruiker zal verwachten dat ze allebij daadwerkelijk productief zijn. In het beste geval is het een parallelle productivity workload die gewoon per-thread veel cache nodig heeft en weinig thread-to-thread communicatie heeft, want dan kan je gewoon een thread op een CCD pinnen. In het ergste geval zijn de threads constant met elkaar aan het praten, want dan moet je héél erg oppassen dat je bij elkaar horende threads ook op dezelfde CCD plaatst.

Allemaal niet onmogelijk, maar er zal best wel een hoop engineering-werk nodig zijn om dit out-of-the-box goed te laten werken met bijvoorbeeld high-end games.

[watercoolertje]

Of je houdt die beide caches volledig in sync, dan heb je alleen geen 'extra' cache maar elke core kan dan wel overal bij

[jabwd]

het is niet heel nuttig voor ons om hier over na te denken naar mijn mening. Dit is allemaal marketing, en de mensen buiten AMD die hier over kunnen oordelen kan je tellen op een hand die wat vingers mist. Niet alleen zijn programmeurs verschrikkelijk slecht in data verzamelen het is nog eens 20x zo lastig om een processor te begrijpen vanuit dat perspectief. Kan zijn dat ze een interrupt gooien en alvast bepaalde kernel data structures in de cache aan het laden zijn, je weet het niet.

[brugj03]

Die gaat er nooit komen, zolang CCD switching nog zo`n enorme impact heeft op de smoothness van games.

Het kost alleen maar meer en het lost niets op. Wachten maar dus op Zen 6.

[laurxp]

Waarom niet?

X3D is overduidelijk een blijvertje, en Zen 6 zal alleen maar méér cache hebben. Als je toch al een hoop tijd en geld in het verbeteren van de scheduling aan het steken bent, waarom zou je dan niet een 9950X3D2 lanceren én als proof-of-concept om te kijken hoe het ecosysteem er mee om gaat, én om de whales nog een extra upgrade te verkopen?

Volgens de geruchten gaat met Zen 6 de reguliere L3 cache van 32MB naar 48MB, waardoor de kosten van CCD switching ook bij non-X3D CPUs hoger worden. Als dit je dwingt om de scheduling te verbeteren om te voorkomen dat de huidige X3D issues ook naar non-X3D komen, dan zou het toch juist raar zijn om hier geen gebruik van te maken met een extra-premium X3D2 variant? Dit zou het niks anders maken dan een voorproefje van Zen 6...

[Reactie gewijzigd door laurxp op 24 maart 2026 07:23]

[Gkirmathal]

Het gaat om het type interconnectie die de chiplet naar de IO-die verbind. Van Zen2 t/m Zen5 is er gebruik gemaakt van SERDES interconnect. Dit interconnect type is een letterlijk tussenliggende verbinding die een latency penalty geeft. Als data dan van 1 chiplet naar de ander moet dan krijg je een erg hoge latency penalty ook als je twee X3D chiplet zou hebben. Het geen "1-op-1' "low latency" verbinding van de chiplet naar alle punten in de IO-die. Dit komt pas met Zen6 en sea-of-wires interconnect en dan wordt 2x X3D imo pas interessant.

[brugj03]

We zullen zien maar ik denk dat het bij geruchten blijft.

Het is zinloos op zen 5

[YGDRASSIL]

Jij dacht dat de duurste 16 core consumenten cpu's alleen voor gamers waren? Ik draai al jaren workloads op drie van die dingen en hoe meer cache hoe beter. Smoothness in games is niet voor iedereen een ding.

[brugj03]

Ik ook en x3d is mooi voor alles, helaas denken de meesten daar anders over.

Daarom denk ik dat het er niet komt.

[Verwijderd]

Is dit een actie van een marketeer die iets niet goed gelezen heeft, of is dit "betrouwbare" AI gegenereerde informatie waardoor een marketeer op het verkeerde been is gezet?

[Reactie gewijzigd door Verwijderd op 23 maart 2026 21:21]

[geert1]

Deze processor komt er werkelijk aan. Alleen ASUS Asrock is iets te vroeg met het publiceren van informatie erover. Het is aannemelijk dat de tekst geagendeerd was voor automatische publicatie, met een datum en tijd die niet (meer) klopte, wat niet op tijd gezien is.

[Reactie gewijzigd door geert1 op 23 maart 2026 22:38]

[adje123]

Asrock

[xoniq]

Onlangs verscheen er al een X3D2-variant van de processor in Geekbench.

Dus het bestaan is wel bevestigd. Maar is nog nooit officieel onthuld.

[laurxp]

Geekbench resultaten zijn te faken. Een Geekbench-entry is dus géén definitief bewijs dat een CPU ook echt bestaat.

[laurxp]

Dat het kan is al een flinke tijd bekend. AMD liet bijvoorbeeld in 2023 een prototype zien aan GamersNexus van een 5950X3D - met op beide CCDs V-Cache.

Er zijn zat mogelijkheden denkbaar waarop zo'n persbericht in leven kan komen. Naast het al genoemde "echte release, verkeerde datum" zou het ook niet héél gek zijn als ondersteuning voor zo'n prototype in bijvoorbeeld een AGESA-update terecht komt, zelfs als er nog geen definitieve plannen zijn om het daadwerkelijk te gaan verkopen. Het is prima mogelijk dat een overijverige PR-afdeling zoiets vervolgens overneemt uit de interne release notes van een BIOS-update, en direct een leuk persbericht schrijft over een X3D2 in de hoop de concurrentie voor te zijn.

Je kan veel op AI gooien, maar een compleet persbericht over een geheel nieuwe CPU uit z'n duim zoeken, laten reviewen door de hele PR-pipeline, én publiceren? Dat zou wel héél knap zijn!

[keejoz]

Alles is tegenwoordig AI voor sommige mensen.

[Verwijderd]

Alles is tegenwoordig AI voor sommige mensen.

Ik vrees dat er steeds minder mensen zijn die AI van Real kunnen onderscheiden.

[dasiro]

wat niet wil zeggen dat plots alles door AI gemaakt is

[xoniq]

Eerder slimme marketing, het werkt, Asrock staat in het nieuws

[DWattel]

Ziet niemand dat de tekst over de 3D cache niet klopt?

Daaruit bleek al dat de processor twee keer zoveel 3D V-Cache zou krijgen, waardoor de totale L3-cache van 128 naar 192MB zou gaan.

In mijn beleving is 2x 128MB nog altijd 256MB.

[Speculum]

ja maar dat is "jouw waarheid"

[xorpd]

2x 32 MB (L3) + 2x 64 MB (V-cache) = 192 MB

[Choenzer]

Standaard 64MB level 3 cache. De 3D V-cache is een extra 64MB, deze is verdubbeld naar 128Mb.

64MB standaard level 3 cache + 128MB 3D V-cache maakt 192 MB

[watercoolertje]

In mijn beleving is 2x 128MB nog altijd 256MB.

Ja dat is een verdubbeling van L3, maar die is dus niet verdubbeld! De 3D V-cache is verdubbeld...

Uit een ander artikel (link staat in dit artikel):

De 9950X3D2 moet daarin verandering brengen: beide ccd's worden ditmaal voorzien van 3D V-Cache, wat zorgt voor een totaal van 128MB. Daar komt de 64MB L3-cache in de cpu zelf ook nog eens bovenop, waarmee de processor in zijn geheel over 192MB L3-cache zal beschikken.

[Reactie gewijzigd door watercoolertje op 24 maart 2026 12:37]