De PCIe 5.0-lanes voor de M.2-slots op Intel socket 1851-moederborden blijken te langzaam om het maximale uit de snelste PCIe 5.0-ssd's te halen. De nieuwste generatie ssd's, waaronder de Samsung 9100 PRO, haalt daardoor maar ongeveer 12GB/s leessnelheid van de mogelijke 14GB/s.
Les Tokar van de gespecialiseerde reviewsite TheSSDReview kwam het probleem op het spoor bij de zoektocht naar een geschikt Z890-moederbord voor een nieuw testplatform op basis van de Intel Core Ultra 200-processors. Tokar haalde telkens niet de snelheden die wel mogelijk waren op AMD-moederborden of Intels eigen oudere Z790-platform.
Getest: probleem speelt alleen in M.2-slot, niet met riserkaart
Tweakers heeft de bevindingen van TheSSDReview op ASRock- en ASUS-moederborden ook kunnen repliceren op een Gigabyte Z890 Aorus Master-moederbord. Op ons standaard testplatform, dat nog gebruikmaakt van een ASRock Z790 Taichi-moederbord, haalt de Samsung 9100 PRO 2TB in CrystalDiskMark 8.0.4 (defaulttest) een sequentiële leessnelheid van 14,2GB/s en een schrijfsnelheid van 12,7GB/s. Gemonteerd in het primaire M.2-slot op het Z890-moederbord, dat rechtstreeks is verbonden met de cpu zonder lanesharing, bleef van de leessnelheid slechts 12,4GB/s over. De schrijfsnelheid lag met 13,2GB/s wel iets hoger.
Wanneer we de ssd met een riserkaart in het PCIe 5.0 x16-slot plaatsen en dus gebruikmaken van de lanes die eigenlijk voor de videokaart zijn bedoeld, worden wel de maximale snelheden gehaald. De leessnelheid is dan met 14,2GB/s gelijk aan wat we op het Z790-bord zagen, terwijl de schrijfsnelheid met 13,3GB/s zelfs nog beter is. De zogenaamde randomsnelheden, die bestaan uit lees- en schrijfacties met kleine bestanden, blijven op het Z890-platform wel consequent minder goed.
De vermoedelijke oorzaak: de oorsprong van de PCIe-lanes voor het M.2-slot
Het probleem speelt niet bij de PCIe-lanes van het x16-slot, omdat die op een andere manier zijn aangesloten. De Intel Core Ultra 200-cpu's zijn voor het eerst opgebouwd uit diverse tiles. De zestien lanes voor de videokaart zijn afkomstig uit de soctile, die een directe die-to-dieverbinding met de cpu-tile heeft. Ook de geheugencontroller zit in deze tile, waardoor er ook een snelle verbinding met het ram is. De vier extra lanes voor de ssd zijn echter afkomstig uit de kleine i/o-tile, die geen directe verbinding met de cpu-tile en het geheugen heeft.
Intel zegt in een reactie aan TheSSDReview dat dit inderdaad de oorzaak van de waargenomen lagere prestaties kan zijn. "Intel kan bevestigen dat de PCIe 5.0-lanes 21 tot 24 op de Intel Core Ultra 200-desktopprocessors een hogere latency kunnen hebben dan de PCIe-lanes 1 tot 16, vanwege een langer die-to-diedatapad. Variaties kunnen echter verschillen afhankelijk van de workload en de mogelijkheden van het aangesloten apparaat."
:strip_exif()/i/2007460010.jpeg?f=imagenormal)
Fix lijkt onwaarschijnlijk, maximale prestaties alleen mogelijk via x16-slot
De processorfabrikant laat vooralsnog niet weten of het probleem eventueel kan worden verholpen met een firmware-update. Dat lijkt onwaarschijnlijk, aangezien de langzamere verbinding van de i/o-tile waaruit de PCIe 5.0-lanes voor het M.2-slot komen inherent is aan het hardwarematige ontwerp hiervan.
Wie op een Core Ultra 200-systeem de maximale PCIe 5.0-prestaties wil kunnen behalen, zal dus aangewezen zijn op het afsplitsen van een deel van de zestien lanes bedoeld voor de gpu. Dit kan als wanneer er geen losse videokaart wordt gebruikt met een riserkaart. Wie wel een videokaart gebruikt, kan een riserkaart plaatsen in het tweede x16-slot op moederborden die kunnen lanesplitten (x8/x8), of op een beperkt aantal high-end Z890-borden het tweede PCIe 5.0-M.2-slot gebruiken. Dit gaat dan wel ten koste van de bandbreedte die voor de videokaart beschikbaar is.