Montage toont clockdriver voor DDR5-geheugen die 7200MT/s moet kunnen halen

Montage Technology is begonnen met het produceren van clockdrivers voor DDR5-geheugen. Dergelijke clockdrivers, of CKD's, waren er tot voor kort nog niet voor geheugenstrips voor consumenten-pc's, maar Montage zegt dat dat met de groei van DDR5 verandert.

Montage Technology zegt dat de M88DR5CK01 de eerste DDR5-clockdriverchip van het bedrijf is die in de toekomst in verschillende soorten ram kan worden geïntegreerd. Het bedrijf noemt specifiek de 'clocked' versies van SO-DIMM- en U-DIMM-modules, die dus een eigen clockdriver aan boord hebben. Ook noemt Montage CAMM-modules, een geheugenstandaard die sinds vorig jaar bestaat. De nieuwe chips zijn volgens Montage compatibel met Jedecs DDR5CKD01-specificatie en staan snelheden van 7200MT/s toe. De chips ondersteunen dubbelzijdige bus-toegang en zowel I²C= als I3C-interfaces.

De CKD-chips zijn volgens het bedrijf bedoeld om in die DDR5-modules te worden geïntegreerd. Ze bufferen daar het kloksignaal tussen de geheugencontroller en het geheugen. Voorheen kwam dat proces alleen nog voor in serverchips, maar met de komst van DDR5 zegt Montage dat het nodig is de technologie ook in geheugenchips voor consumenten te verwerken. Overigens is Montage niet het eerste bedrijf dat dergelijke clockdrivers maakt; het Japanse Renesas begon daar vorig jaar al mee.

Reacties (11)

[atthias]

en wat doet zoiets nou ja het buffert maar wat bereik je daar eigenlijk mee ? dat is me uit het artikel niet duidelijk

[laurxp]

Het is een repeater & versterker voor het kloksignaal. Hoe sneller de signalen worden, hoe moeilijker het is om deze intact te houden.

DDR-modules bestaan uit meerdere chips die in parallel werken. Als je een module hebt met 8 chips, draagt elk van deze chips 8 bits bij aan de totale bus van 64 bits breed. Een 64-bit waarde komt dus uit alle 8 de chips.

Het geheugen heeft een kloksignaal nodig om aan te geven wanneer het tijd is voor het volgende woord van 64 bits. Hier ontstaat bij de snelste DDR5-modules echter een probleem: dat kloksignaal moet naar alle chips verspreid worden. En hoe meer chips er aan een signaal-lijn hangen, hoe meer last je krijgt van storing (meer "stubs" die voor signaal-reflecties zorgen), en hoe moeilijker het signaal aan te sturen is (hogere "capacitive load" waardoor je meer stroom door de lijn moet sturen)

Deze clockdriver zit tussen het binnenkomende kloksignaal vanuit de CPU, en de individuele geheugenchips. Hierdoor hoeft de CPU maar 1 chip aan te sturen, in plaats van 8, 16, of zelfs nog meer. De clockdriver ontvangt dit signaal, schoont het op, maakt een aantal kopieen, en stuurt het door naar de individuele chips.

En nee, dit zorgt niet voor extra latency - het kloksignaal is goed voorspelbaar dus daar is voor te compenseren, bijvoorbeeld met een phase-locked loop.

Voor de data-signalen is dit niet nodig, want die gaan maar naar 1 of 2 chips. Vergelijkbare technologie wordt in de server-wereld echter wel voor de data-signalen gebruikt: de geheugenmodules daar zijn in essentie twee losse modules die aan elkaar geplakt zijn, dus moeten ook de data-signalen door een buffer lopen. Dit heeft daar wel impact op de latency, want data-signalen zijn niet te voorspellen.

[UrbanWoodz]

Dus als ik het goed begrijp zou dit de stabiliteit verbeteren?

[atthias]

helder dankjewel voor de uitgebreide uitleg hier kan ik iets mee

helaas kan ik je geen +3 geven wat je mijns inziens wel verdiend

[gamepc1986]

Denk ecc type achtig iets is mij ook een raadsel.

[atthias]

zou je haast denken ja hopelijk levert het geen extra latency op

[gamepc1986]

op google kan ook niet veel vinden dus waarom hier de artikel schrijven als niet duidelijk is wat het precies doet of ik ben gek

[Scriptkid]

Zie mijn reactie beneden

[Scriptkid]

Voorheen kwam dat proces alleen nog voor in serverchips, maar met de komst van DDR5 zegt Montage dat het nodig is de technologie ook in geheugenchips voor consumenten te verwerken

TJA Dat zou ik ook zeggen als ik iets maak dat iedereen het nodig heeft anders verkoopt het niet.

De groote hamvraag is echter welk probleem lost men hier op klinkt alleen maar als latency toevoegen.

Dat lijkt men hier te verklaren. In a nutshell boven de 6400mt ga je asynchrone lopen.

The CKD buffers the clock between the host controller and DRAM, which is a new requirement for DDR5 client DIMMs operating at speeds of 6400 MT/s and higher.

The CKD supports speeds up to 7200 MT/s.

The new clock driver has I2C and I3C sideband access to enable asynchronous control and provides access to internal control words for configuring device features and adapting to different SODIMM and UDIMM configurations and memory down applications.

https://www.renesas.com/u...ing-dimms-and-memory-down

[Reactie gewijzigd door Scriptkid op 22 juli 2024 16:42]

[BadRespawn]

[...]

TJA Dat zou ik ook zeggen als ik iets maak dat iedereen het nodig heeft anders verkoopt het niet.

Alleen zijn techbedrijven niet zo makkelijk te misleiden met alleen maar verkooppraatjes.

[Jeroentjeeuh]

Zorg eerst maar eens dat ddr5 de juiste ondersteuning krijgt, jeetje wat ben ik toch met verschillende systemen aan het pielen geweest. Zelfs een 6000c30 kitje is een pain in the ass!

Zowel; SA(system agent), memcontroller, LLC(cpu) en asus boost aan de slag geweest om het stabiel te krijgen....