Cookies op Tweakers

Tweakers maakt gebruik van cookies, onder andere om de website te analyseren, het gebruiksgemak te vergroten en advertenties te tonen. Door gebruik te maken van deze website, of door op 'Ga verder' te klikken, geef je toestemming voor het gebruik van cookies. Wil je meer informatie over cookies en hoe ze worden gebruikt, bekijk dan ons cookiebeleid.

Meer informatie

Door , , 19 reacties
Bron: EETimes

Space schrijft: "Binnenkort kunnen we twee nieuwe CPU's van AMD verwachten; de Spitfire en de Thunderbird. De Thunderbird zal 256KB on-die L2 cache krijgen. De Spitfire, een afgeslankte versie hiervan, krijgt 128 KB on-die L2 cache en zal in socket uitvoering verschijnen. Rond 2001 verschijnt de Mustang met mogelijk 1MB cache":

The upcoming Thunderbird device will boost performance by transforming the Athlon's current 512 kbytes of off-chip L2 cache into 256 kbytes of on-die L2 cache. Brookwood noted that Intel used the same strategy to turn its Katmai chip into the Coppermine, with cache sizes in the same ranges as the Athlon and Thunderbird designs.

[..] The Spitfire, meanwhile, will feature a 128-kbyte on-die L2 cache along with its new socket infrastructure. The current Athlon chips use a cartridge packaging scheme, and Dean McCarron, principal analyst for Mercury Research (Scottsdale, Ariz.), said that switching to a socket-based design could save $10 to $15 on every part.

[..] The first Spitfire chips are expected to ship next quarter, and will ramp throughout the rest of the year. The Thunderbird will be slightly behind that schedule, according to Brookwood, likely appearing early in the third quarter.

Zie voor info dit artikel van EETimes.

Moderatie-faq Wijzig weergave

Reacties (19)

Kortom een Athlon+, de naamsverandering is weer pure strategy want de core verandert niet :7.
Mmmm... Die Spitfire heeft dan 128KB L1 cache en 128KB L2 cache?

Zo'n 1 op 1 cache-configuratie heb ik nog nooit ergens gezien. Ben heel nieuwsgierig hoe dat gaat performen...
Bunny: ik ben ook errug benieuwd.

Is er al iets over het ontwerp van de L2 cache bekend? Intel heeft immers bij de Coppermine de bandbreedte van cache-to-memory transfers opgevoerd naar 256bit en dat is goed te merken aan de benchmarks (De hogere klok en bus en de on-die cache alleen kunnen daar niet altijd voor verantwoordelijk zijn, zie ook bijvoorbeeld de C'T).

Martijn
Hehe eindelijk kunnen ze de Athlon weer sneller laten draaien zonder geklooi met L2 cache divider. Bovendien had Intel een flinke inhaalslag gemaakt met een vergelijkbare actie op de P3 dus de Athlon zal een vergelijkbaar grote stap naar voren zetten.

Trouwens Jeroef: Ik denk niet dat deze proc's werkelijk als Spitfire en Thunderbird in de winkel zullen liggen, net als de coppermine ook gewoon nog steeds P3 wordt genoemd door intel.
Wat ik begrepen heb, met cache levels is dat het cache op het volgende level ongeveer 4x zo veel moet zijn om er veel profijt van te hebben! B.v. L1 64KB, L2 256KB, en L3 1024KB (zie K6-III). Als je n.l. geen cache-hit hebt in je L1 moet er wel een aardige kans bestaan dat ie 'm wel pakt in het L2 (of in sommige gevallen L3) anders kost het alleen snelheid!

Nu weet ik niet of dat opgaat met L2 of L3 cache op hoge cq complete processorsnelheid. Het is n.l. al een verouderde theorie (2 jaar? :+ )
voor Georgio de newbe:

On-Die = op het zelfde stuk silicium als de core van de processor zelf.

L2 is zowel On-die als Off-die te vinden. PIIs, PIIIs (nit de coppermines) en Athlons hebben het L2 cache op de processorkaart zitten.

Coppermines, Thunderbirds en Spitfires hebben L2 dus wl op het stuk silicium van de processor zelf.

Het is A) goedkoper om On-Die te doen, B) presteert het beter, maar ook C) technisch moeilijker. Je hebt meer afgekeurde processors in het begin van het produktieproces. Daarom zie je altijd dat in de eerste paar maanden tot een jaar van de chipproduktie het L2 off-die zit. (tot nu toe tenminste)
Dit lost dat cache probleem wel lekker op :) . Jammer dat de Thunderbird zo laat komt, die chip lust ik wel :P :9
En als Intel het doet worden ze afgezeken...
HYPOCRIET
vreemd...als Intel dit doet dan is het "Damn :( Damn" maar neemt AMD de zelfde stratagie aan en dan is het helemaal super :D...?
<i>nou niet gaan zeiken Intel :( AMD :) </i>
Hee, da's jammer... het nieuwe message systeem ondersteunt geen UBB code meer ???

Dit is eigenlijk een beetje off-topic, maar hoe kan je de volgende dingen met het nieuwe systeem voor mekaar krijgen?
Bold
Italic
http://www.tweakers.net

Op dit item kan niet meer gereageerd worden.



Apple iOS 10 Google Pixel Apple iPhone 7 Sony PlayStation VR AMD Radeon RX 480 4GB Battlefield 1 Google Android Nougat Watch Dogs 2

© 1998 - 2016 de Persgroep Online Services B.V. Tweakers vormt samen met o.a. Autotrack en Carsom.nl de Persgroep Online Services B.V. Hosting door True